一种改善灵敏放大器频率限制的控制电路的制作方法

本实用新型涉及存储器设计领域，特别涉及一种改善灵敏放大器频率限制的控制电路。

背景技术：

灵敏放大器广泛应用于存储器的读操作，用于把位线上的小信号放大成数字信号。灵敏放大器及其控制电路的频率上限，往往决定了采用该灵敏放大器及其控制电路的存储器系统的频率上限。

请参阅图1，图1为典型灵敏放大器电路设计原理图。包括，下拉放大NMOS晶体管N0、N1，上拉放大PMOS晶体管P2、P3，电流开关NMOS晶体管N2，放大线SL/SL_N预充电与均衡PMOS晶体管P4-P6，输出驱动反相器I0、I1，输入开关PMOS晶体管P0、P1。

输入电压正IN_P接P0的源端。输入电压反IN_N接P1的源端。读使能反RE_N接P0、P1的栅端。放大线SL接N0、P0、P2、P4的漏端，接N1、P3的栅端，接P6的源端，接反相器I0的输入。放大线反SL_N接N1、P1、P3、P5、P6的漏端，接N2、P4的栅端，接反相器I1的输入。电源电压VDD接P2、P3、P4、P5的源端。虚地Virtual_VSS接N0、N1的源端，接N2的漏端。灵敏放大器使能SAE接N2、P0、P1的栅端。地VSS接N2的源端。输出电压正SO接反相器I1的输出。输出电压反SO_N接反相器I0的输出。灵敏放大器预充电反PRE_N接P4-P5的栅端。

请参阅图2，图2为现有技术的灵敏放大器控制电路(产生控制信号)设计原理图。包括，反相器I0～15，两输入与非门I6、I7。灵敏放大器延时SADLY接反相器I0的输入。第一灵敏放大器延时反SAE_N1接反相器I0的输出，接反相器I1的输入，还连接两输入与非门I7的一个输入。灵敏放大器使能SAE接反相器I1的输出和反相器I2的输入。第二灵敏放大器延时反SAE_N2接反相器I2的输出，还连接两输入与非门I6的一个输入。读使能RE接反相器I3的输入。第一读使能反RE_N1接反相器I3的输出和反相器I4的输入。读使能延时RE_D接反相器I4的输出和反相器I5的输入，还连接两输入与非门I6的另一个输入。第二读使能反RE_N2接反相器I5的输出和两输入与非门I7的另一个输入。读使能反RE_N连接两输入与非门I6的输出。灵敏放大器预充电反PRE_N接两输入与非门I7的输出。

现结合图3，图3为现有技术的灵敏放大器控制电路及灵敏放大器工作波形图，来说明现有技术的灵敏放大器控制电路的工作原理及其频率限制。

在灵敏放大器不工作时，灵敏放大器预充电反PRE_N为低，预充电PMOS管P4、P5和均衡管P6导通，放大线SL和放大线反SL_N保持在电源电压VDD。读使能反RE_N为高，因此输入开关PMOS晶体管P0、P1关断。同时，灵敏放大器使能SAE为低，电流开关NMOS晶体管N2关断，虚地Virtual_VSS保持在VDD-Vtn，Vtn为NMOS晶体管N0、N1的阈值电压。

灵敏放大器工作时分为三个阶段，首先为输入电压传播阶段、其次为灵敏放大器放大阶段，最后是放大线预充电与均衡电阶段。

输入电压传播阶段从灵敏放大器预充电反PRE_N的上升沿到灵敏放大器使能SAE的上升沿，假设这段时间为T1。在系统时钟CLK的上升沿，经过一段延时后，读使能RE有效。读使能RE的上升沿触发灵敏放大器预充电反PRE_N变高，P4-P6关断；同时触发读使能反RE_N变低，输入开关管P0、P1导通，输入电压正IN_P和输入电压反IN_N间的电压差将传到灵敏放大器的放大线SL和放大线反SL_N之间，使放大线SL和放大线反SL_N之间建立一定的电压差，直到该电压差达到灵敏放大器的失调电压。

灵敏放大器放大阶段从灵敏放大器使能SAE的上升沿到灵敏放大器预充电反PRE_N的下降沿，假设这段时间为T2。灵敏放大器延时SADLY的上升沿触发读使能RE变高，输入开关管P0、P1关断；同时触发灵敏放大器使能SAE变高，电流开关NMOS晶体管N2打开，将虚地Virtual_VSS放电到地。此时，放大线SL和放大线反SL_N其中一个为电源电压VDD，另一个为VDD-ΔVin，ΔVin为放大线SL和放大线反SL_N之间的电压差。为方便描述，现假设放大线SL为VDD，放大线反SL_N为VDD-ΔVin。下拉NMOS晶体管N0、N1打开，放大线SL和放大线反SL_N开始下降。此时，N0、N1工作在饱和区，其电流与其过驱动电压的平方成正比。放大线SL所接的下拉NMOS晶体管N1的过驱动器电压大，因此电流大，对放大线反SL_N放电快；反之，放大线反SL_N所接的下拉NMOS晶体管N0过驱动器电压小，因此电流小，对放大线SL放电慢。放电快的放大线反SL_N首先到达上拉PMOS晶体管P2的阈值电压，P2导通，P2对放大线SL充电，放大线SL开始回升，直到回到电源电压VDD。同时，放大线反SL_N继续放电，直到放电到地VSS为止。

放大线SL/SL_N的预充电与均衡阶段，从预充电反PRE_N的下降沿，到放大线SL和放大线反SL_N都回到预充电电平VDD，假设这段时间为T3。灵敏放大器延时SADLY的下降沿触发灵敏放大器使能SAE变低，电流开关NMOS晶体管N2关断，同时触发灵敏放大器预充电反PRE_N变低，预充电与均衡PMOS晶体管P4-P6打开，P6将SL_N充回预充电电平VDD。

综上所述，对于现有技术的灵敏放大器控制电路及灵敏放大器，输入电压传播阶段、灵敏放大器放大阶段，和放大线预充电与均衡阶段所需要的时间分别为T1、T2，T3。那么现有技术的灵敏放大器控制电路及灵敏放大器完成一次灵敏放大操作所需要的时间TCKSA＝T1+T2+T3。假设采用该灵敏放大器控制电路及灵敏放大器的系统时钟CLK的周期为TCK，由于灵敏放大器预充电反PRE_N的上升沿由读使能RE的上升沿触发，而读使能RE又是由系统时钟CLK经过延时以后得到，因此灵敏放大器预充电反PRE_N的周期(上升沿到上升沿延时)与系统时钟CLK的周期相同为TCK。要确保现有技术的灵敏放大器控制电路及灵敏放大器在一个系统时钟周期TCK内完成灵敏放大操作的条件为TCKSA＝T1+T2+T3<＝TCK，即系统时钟CLK的周期TCK>＝T1+T2+T3，由此可以推导出采用现有技术的灵敏放大器控制电路及灵敏放大器的系统时钟的最小周期TCK_MIN＝T1+T2+T3。灵敏放大器能够工作的最小周期为TCK_MIN，但系统希望工作的周期更小，灵敏放大器成为了瓶颈。当系统时钟CLK的周期TCK小于TCK_MIN时，灵敏放大器就无法可靠工作，进而限制了系统的性能。

技术实现要素：

为了解决现有的灵敏放大器控制电路对应的系统时钟周期范围太小，限制系统性能的技术问题，本实用新型提供一种改善灵敏放大器频率限制的控制电路。

本实用新型的技术解决方案：

一种改善灵敏放大器频率限制的控制电路，其特殊之处在于：包括反相器U0、反相器U1、反相器U2、反相器U3、两输入与门U4、延时单元U5、两输入与非门U6和两输入与非门U7，所述反相器U0的输入端接灵敏放大器延时SADLY，反相器U0的输出端分别与反相器U1的输入端和两输入与非门U7的一个输入端连接，反相器U1的输出端输出灵敏放大器使能SAE，同时反相器U1输出灵敏放大器使能SAE与反相器U2的输入端连接，所述反相器U2的输出端与两输入与非门U6的一个输入端连接；

读使能RE分别与延时单元U5的输入端和两输入与门U4的一个输入端连接，所述延时单元U5的输出端与两输入与门U4的另一个输入端连接，所述两输入与门U4的输出端分别与两输入与非门U6的另一个输入端以及反相器U3的输入端连接，所述反相器U3的输出端与两输入与非门U7的另一个输入端连接，两输入与非门U7的输出端输出灵敏放大器预充电反PRE_N，两输入与非门U6的输出端输出读使能反RE_N。

上述延迟单元将读使能RE延迟TD后得到读使能延时RE_DLY，读使能RE和读使能延时RE_DLY经过两输入与门U4后得到窄脉冲宽度读使能RE_CHOP，窄脉冲宽度读使能RE_CHOP的上升沿触发灵敏放大器预充电反PRE_N变高。、

本实用新型所具有的效果：

本实用新型所提供的一种改善灵敏放大器频率限制的控制电路，对系统时钟的最小周期进行了改善，将TCK_MIN变小，扩宽了系统时钟的周期范围，提高了系统性能。

附图说明

图1为典型灵敏放大器电路设计原理图。

图2为现有技术的灵敏放大器控制电路设计原理图。

图3为现有技术的灵敏放大器控制电路及灵敏放大器工作波形图。

图4为本实用新型的一种改善灵敏放大器频率限制的控制电路设计原理图。

图5为本实用新型的一种改善灵敏放大器频率限制的控制电路及灵敏放大器工作波形图。

具体实施方式

下面结合附图对本实用新型的实施方式做进一步描述。

如图4所示，图4为本实用新型的一种改善灵敏放大器频率限制的控制电路设计原理图。包括，反相器U0～U3，延时单元U5，两输入与门U4，两输入与非门U6、U7。灵敏放大器延时SADLY接反相器U0的输入。第一灵敏放大器延时反SAE_N1接反相器U0的输出，接反相器U1的输入，还连接两输入与非门U7的一个输入。灵敏放大器使能SAE接反相器U1的输出和反相器U2的输入。第二灵敏放大器延时反SAE_N2接反相器U2的输出，还连接两输入与非门U6的一个输入。读使能RE接延时单元U5的输入，还连接两输入与门U4的一个输入。读使能延时RE_DLY接延时单元U5的输出和两输入与门U4的另一个输入。窄脉冲宽度读使能RE_CHOP接两输入与门U4的输出和反相器U3的输入，还连接两输入与非门U6的另一个输入。第二读使能反RE_N2接反相器U5的输出和两输入与非门U7的另一个输入。读使能反RE_N连接两输入与非门U6的输出。灵敏放大器预充电反PRE_N接两输入与非门U7的输出。

现结合图5，图5为本实用新型的一种改善灵敏放大器频率限制的控制电路及灵敏放大器工作波形图，来说明本实用新型的一种改善灵敏放大器频率限制的控制电路的工作原理。

在灵敏放大器不工作时，灵敏放大器预充电反PRE_N为低，预充电PMOS管P4、P5和均衡管P6导通，放大线SL和放大线反SL_N保持在电源电压VDD。读使能反RE_N为高，因此输入开关PMOS晶体管P0、P1关断。同时，灵敏放大器使能SAE为低，电流开关NMOS晶体管N2关断，虚地Virtual_VSS保持在VDD-Vtn，Vtn为NMOS晶体管N0、N1的阈值电压。

灵敏放大器工作时分为三个阶段，首先为输入电压传播阶段、其次为灵敏放大器放大阶段，最后是放大线预充电与均衡电阶段。

输入电压传播阶段从灵敏放大器预充电反PRE_N的上升沿到灵敏放大器使能SAE的上升沿，假设这段时间为T1′。在系统时钟CLK的上升沿，经过一段延时后，读使能RE有效。读使能RE的经过图4中延时单元U5延时TD后得到读使能延时RE_DLY。读使能RE和读使能延时RE_DLY经过两输入与门U4相与后得到窄脉冲宽度读使能RE_CHOP。窄脉冲宽度读使能RE_CHOP的上升沿触发灵敏放大器预充电反PRE_N变高，P4-P6关断；同时触发读使能反RE_N变低，输入开关管P0、P1导通，输入电压正IN_P和输入电压反IN_N间的电压差将传到灵敏放大器的放大线SL和放大线反SL_N之间，使放大线SL和放大线反SL_N之间建立一定的电压差，直到该电压差达到灵敏放大器的失调电压。

灵敏放大器放大阶段从灵敏放大器使能SAE的上升沿到灵敏放大器预充电反PRE_N的下降沿，假设这段时间为T2。灵敏放大器延时SADLY的上升沿触发读使能RE变高，输入开关管P0、P1关断；同时触发灵敏放大器使能SAE变高，电流开关NMOS晶体管N2打开，将虚地Virtual_VSS放电到地。此时，放大线SL和放大线反SL_N其中一个为电源电压VDD，另一个为VDD-ΔVin，ΔVin为放大线SL和放大线反SL_N之间的电压差。为方便描述，现假设放大线SL为VDD,放大线反SL_N为VDD-ΔVin。下拉NMOS晶体管N0、N1打开，放大线SL和放大线反SL_N开始下降。此时，N0、N1工作在饱和区，其电流与其过驱动电压的平方成正比。放大线SL所接的下拉NMOS晶体管N1的过驱动器电压大，因此电流大，对放大线反SL_N放电快；反之，放大线反SL_N所接的下拉NMOS晶体管N0过驱动器电压小，因此电流小，对放大线SL放电慢。放电快的放大线反SL_N首先到达上拉PMOS晶体管P2的阈值电压，P2导通，P2对放大线SL充电，放大线SL开始回升，直到回到电源电压VDD。同时，放大线反SL_N继续放电，直到放电到地VSS为止。

放大线SL/SL_N的预充电与均衡阶段，从预充电反PRE_N的下降沿，到放大线SL和放大线反SL_N都回到预充电电平VDD，假设这段时间为T3。灵敏放大器延时SADLY的下降沿触发灵敏放大器使能SAE变低，电流开关NMOS晶体管N2关断，同时触发灵敏放大器预充电反PRE_N变低，预充电与均衡PMOS晶体管P4-P6打开，P6将SL_N充回预充电电平VDD。

综上所述，对于本实用新型的一种改善灵敏放大器频率限制的控制电路及灵敏放大器，输入电压传播阶段、灵敏放大器放大阶段，和放大线预充电与均衡阶段所需要的时间分别为T1′、T2，T3。那么本实用新型的一种改善灵敏放大器频率限制的控制电路及灵敏放大器完成一次灵敏放大操作所需要的时间TCKSA′＝T1′+T2+T3。假设采用一种改善灵敏放大器频率限制的控制电路及灵敏放大器的系统时钟CLK的周期为TCK′，由于灵敏放大器预充电反PRE_N的上升沿由窄脉冲宽度读使能RE_CHOP的上升沿触发，而窄脉冲宽度读使能RE_CHOP又是由经过系统时钟CLK延时后的读使能RE经过延时以后得到，因此灵敏放大器预充电反PRE_N的周期(上升沿到上升沿延时)与系统时钟CLK的周期相同为TCK′。要确保一种改善灵敏放大器频率限制的控制电路及灵敏放大器在一个系统时钟周期TCK′内完成灵敏放大操作的条件为TCKSA′＝T1′+T2+T3<＝TCK′，即系统时钟CLK的周期TCK′>＝T1′+T2+T3，由此可以推导出采用本实用新型的一种改善灵敏放大器频率限制的控制电路及灵敏放大器系统的最小时钟周期TCK_MIN′＝T1′+T2+T3。与现有技术的灵敏放大器控制电路及灵敏放大器不同，本实用新型的灵敏放大器预充电反PRE_N的上升沿是由读使能RE经过TD延时后的窄脉冲宽度读使能RE_CHOP的上升沿触发，因而输入电压传播阶段的时间T1′被压缩了，即T1′＝T1-TD。那么本实用新型相对于现有技术，对于系统的最小时钟周期的改善ΔTCK＝TCK_MIN-TCK_MIN′＝(T1+T2+T3)-(T1′+T2+T3)；将T1′＝T1-TD带入上面的公式，得到ΔTCK＝(T1+T2+T3)-(T1+T2+T3-TD)＝TD。相比现有技术，采用本实用新型的一种改善灵敏放大器频率限制的控制电路及灵敏放大器的系统时钟的最小周期改善了TD，TD为图4中延时单元U5的延时。