相变存储器的整体擦除装置的制作方法

本发明涉及一种信息存储器的擦除技术领域，特别是涉及一种相变存储器的整体擦除装置。

背景技术：

相变存储器(Phase change random access memory；PCRAM)是一种非易失性随机存取存储器，而相变存储器单元是相变存储器的基本组成单元，是存储的基础，如图1所示是由n*m个相变存储器单元41组成的1T1R(1transistor and 1resistance)相变存储阵列4，相变存储阵列占据了相变存储器芯片的大部分面积，由大量十字交叉的位线(BL)42和字线(WL)43形成的二维平面矩阵组成，并在每个十字交叉点形成相变存储单元41。字线和位线分别通过行译码器和列译码器的列选择器由外部地址信号选中，此时，被选中的相变存储单元被连接到编程/读出模块，通过接口和逻辑控制电路以及参考源和时钟源模块的配合便可以实现对特定存储单元的读、写或擦除等操作。相变存储器中的行列译码器采用二进制的独热码译码方式，通过控制少量的地址信号，控制需要激活的字线和位线，这种方式同一时刻存储阵列字线中最多只有一根被选中；相变存储阵列的位线可以有一根或多根被同时选中，实现单位或多位并行操作，如1bit的单bit操作和16bits的并行操作。

综上所述，相变存储器在进行擦除操作时，只能针对单个相变存储单元(1bit输出的相变存储器)或在n位并行操作时对n个相变存储单元(n bits并行输出的相变存储器)进行擦除操作，具体而言，对1bit输出的相变存储器而言，同一时刻相变存储阵列位线中最多只有一根被选中，而字线也只能有一根被选中，那么，在同一时刻相变存储阵列只能有一个相变存储单元被选中，以1M存储容量1bit输出的PCRAM芯片为例，它有1024条字线和1024条位线，按照二进制独热译码电路的原理，一次操作只能选中一根字线WL和1根位线BL，擦除单个存储单元的操作时间约为500ns，若需要把整个存储阵列擦除，则需要执行1024*1024＝1048576次擦除操作，擦除掉整个存储阵列的时间高达约0.5s！并且执行百万次操作大大增加了操作的复杂度；对n bits并行输出的相变存储器而言，同一时刻存储阵列位线虽然可被同时选中n条，但是一般只有8/16bits，因为受到管脚面积、操作复杂度、以及市场应用的限制，n bits并行输出的数量一般不会超过32，而字线也只能有一根被选中，那么，在同一时刻n bits并行输出的相变存储阵列只能有n个相变存储单元被选中执行擦除操作，而且n《32。以1M存储容量16bits输出的PCRAM芯片为例，它有1024条字线和1024条位线，按照二进制独热译码电路的原理，一次操作只能选中一根字线和16根位线，也就是说，在同一时刻最多只能有16个相变存储单元可以执行擦除操作，而擦除单个相变存储单元的操作时间约为500ns，若需要把整个存储阵列擦除，则需要执行1024*1024/16＝65536次擦除操作，擦除掉整个存储阵列的时间高达32ms！并且需要执行数万次操作增加了操作的复杂度。

故，有必要提出一种克服现有技术种种缺失的相变存储器的整体擦除装置，以避免受二进制独热码译码器的限制，大大影响了擦除效率等问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种相变存储器的整体擦除装置，以有效减小擦除时间，进而提高相变存储器的擦除效率。

为实现上述目的及其他相关目的，本发明提供一种相变存储器的整体擦除装置，其中，所述相变存储器至少包括一列译码器、一连接并受控于所述列译码器的列选择器、一行译码器、由多个相变存储单元组成且该等相变存储单元按一定行数与列数以行列方式排列的一相变存储阵列，并所述相变存储阵列还包含对应该等相变存储单元的列数且每一条是分别连接所述列选择器与所述相变存储阵列中位于同一列的所有相变存储单元的多条位线、以及对应该等相变存储单元的行数且每一条是分别连接所述行译码器与所述相变存储阵列中位于同一行的所有相变存储单元的多条字线，且每一相变存储单元具有一与所述字线连接的选通管和一分别连接所述选通管与所述位线的相变电阻，其特征在于，所述相变存储器的整体擦除装置包括：一擦除使能开关，是用以提供一有效或无效的整体擦除使能信号；一字线电压产生电路，是包括一字线电压源以及多条擦除字线(EWL)，其中，所述字线电压源是用以提供一供所述选通管开启的字线电压，该等擦除字线的数量等于所述相变存储阵列中该等相变存储单元的行数；一擦除电压产生电路，其包括一可调的擦除电压产生电路以及多条擦除位线(EBL)，其中，所述可调的擦除电压产生电路是用以提供所述相变电阻发生相变所需的擦除电压，该等擦除位线的数量等于所述相变存储阵列中该等相变存储单元的列数；一位线擦除开关电路，其包括多个位线擦除开关以及一地址自增电路，其中，该等位线擦除开关是与该等擦除位线一一对应连接且一一与所述列选择器并行连接至该等位线，所述地址自增电路是连接所述擦除使能开关与该等位线擦除开关，并用以依据所述擦除使能开关所提供的整体擦除使能信号的有效与无效而分别控制该等位线擦除开关按照一开启规则依次开启和关断，以相应的接通或断开该等擦除位线与该等位线的连接；以及多个字线擦除开关，是与所述擦除使能开关连接、并与该等擦除字线一一对应连接且一一与所述行译码器并行连接至该等字线，其中，该等字线擦除开关是用以接收所述擦除使能开关所提供的整体擦除使能信号，当接收到有效的整体擦除使能信号时，所有字线擦除开关开启，以相应的接通该等擦除字线与该等字线的连接，使得所述字线电压源所提供的字线电压通过该等擦除字线一一传送至该等字线上，进而相应地开启所述相变存储阵列中所有的选通管，与此同时，所述地址自增电路按照所述开启规则控制一定数量的位线擦除开关依次开启，以相应接通该等擦除位线与该等位线的连接，进而将所述可调的擦除电压产生电路所产生的擦除电压通过该等擦除位线与该等位线一一传送到连接该等位线的该等相变电阻上，使得该等相变电阻发生相变，进而完成对该等相变存储单元的擦除操作。

在本发明的相变存储器的整体擦除装置的一实施例中，该擦除使能开关是通过软件实现的，但不以此为限，在本发明的相变存储器的整体擦除装置的另一实施例中，该擦除使能开关是通过硬件实现的。此外，该可调的擦除电压产生电路可例如为阶梯型的擦除电路或者斜坡型的擦除电路。

具体而言，该开启规则为依据相变存储器中用于擦除操作的电源负载的最大电流值以及单个相变存储单元用于擦除操作所需的最大电流值，再搭配依据字线和位线的布局规则，推算出在每个时刻能够负载的相变存储单元的个数，然后，搭配依据所述相变存储器中该等字线的数量，计算出在一个时刻最多能开启的位线的数量，则所述地址自增电路据以每次控制在一个时刻以所计算的位线的数量开启对应数量的位线擦除开关，整个相变存储阵列在所述地址自增电路的控制下每次开启对应所计算的位线的数量的位线擦除开关，直至所有位线擦除开关都得到开启，以实现相变存储器的整体擦除。此外，该字线和位线的布局规则为字线和位线的数量均为2的n次方，其中，n为自然数。

此外，该地址自增电路进一步包括：所述地址自增电路用以接收所述擦除使能开关所提供的整体擦除使能信号，当接收到无效的整体擦除使能信号时，关断所有位线擦除开关，进而断开该等擦除位线与该等位线的连接，使得所述可调的擦除电压产生电路所产生的擦除电压无法通过该等擦除位线一一传送至该等位线上，俾不影响位线上的其他操作。而各该字线擦除开关进一步包括：该等字线擦除开关用以接收所述擦除使能开关所提供的整体擦除使能信号，当接收到无效的整体擦除使能信号时，所有字线擦除开关关断，进而断开该等擦除字线与该等字线的连接，使得所述字线电压源所提供的字线电压无法通过该等擦除字线一一传送至该等字线上，俾不影响字线上的其他操作。

如上所述，本发明提出一种相变存储器的整体擦除装置，主要是在现有相变存储器的基础上单独增加了包含擦除使能开关、字线电压产生电路、擦除电压产生电路、位线擦除开关电路以及字线擦除开关等的整体擦除装置，避免受二进制独热码译码器的限制，而应用本发明可以在整体擦除使能有效时，控制所有字线擦除开关开启，所有相变存储单元的选通管都开启，再通过位线擦除开关电路把擦除电压传送到位线上，实现了快速擦除的效果，而有效解决现有技术中，由于相变存储器没有一次整体擦除的功能，只能受二进制独热码译码器的限制，一次只能擦除一个/几个(并行数据输出接口)相变存储单元，使得每次对整个相变存储器进行擦除时都不得不花费很长时间，进行数万次、上百万次甚至更多次的擦除操作的弊端。

附图说明

图1显示为n*m的1T1R相变存储阵列示意图。

图2A显示为应用本发明的相变存储器的整体擦除装置后的相变存储器的简化结构框图。

图2B显示为应用图2A的一实施例的电路示意图。

图3显示为应用本发明的相变存储器的整体擦除装置的第一实施例的每条位线依次开启的位线擦除开关电路示意图。

图4显示为应用本发明的相变存储器的整体擦除装置的第二实施例的4条位线同时开启依次完成整体擦除的位线擦除开关电路示意图。

元件标号说明

1 列译码器

2 列选择器

3 行译码器

4 相变存储阵列

41 相变存储单元

411 选通管

412 相变电阻

42 位线

43 字线

51 擦除使能开关

52 字线电压产生电路

521 字线电压源

522 擦除字线

53 擦除电压产生电路

531 可调的擦除电压产生电路

532 擦除位线

54 位线擦除开关电路

541 位线擦除开关

542 地址自增电路

55 字线擦除开关

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图2A，是显示为应用本发明的相变存储器的整体擦除装置后的相变存储器的简化结构框图。如图2A所示，该相变存储器至少包括一列译码器1、一连接并受控于所述列译码器的列选择器2、一行译码器3、由多个相变存储单元41组成且各该相变存储单元41按一定行数与列数以行列方式排列的一相变存储阵列4，并该相变存储阵列4还包括对应各该相变存储单元41的列数且每一条是分别连接该列选择器2与该相变存储阵列4中位于同一列的所有相变存储单元41的多条位线(BL)42、以及对应各该相变存储单元41的行数且每一条是分别连接该行译码器3与该相变存储阵列4中位于同一行的所有相变存储单元41的多条字线(WL)43，且每一相变存储单元41具有一与该字线43连接的选通管411以及一分别连接该选通管411与该位线42的相变电阻412，此外，如图2B所示，该列选择器2是用以提供读位线(RBL)或者全局位线(GBL)的选择使用；而本发明的相变存储器的整体擦除装置则包括一擦除使能开关51、一字线电压产生电路52、一擦除电压产生电路53、一位线擦除开关电路54、以及多个字线擦除开关55。以下即配合图2B对本发明的相变存储器的整体擦除装置进行详细说明。

如图2A所示，该擦除使能开关51是用以提供一有效或无效的整体擦除使能信号。在一实施例中，该擦除使能开关51是通过软件实现，但不以此为限，在其他实施例中，该擦除使能开关也可以是通过硬件实现，例如在本发明的相变存储器的整体擦除装置中提供一拨动开关或按钮开关来产生所述有效或无效的整体擦除使能信号。

该字线电压产生电路52是包括一字线电压源521以及多条擦除字线(EWL)522，其中，该字线电压源521是提供一供开启该选通管411的字线电压，各该擦除字线522的数量等于该相变存储阵列4中的各该相变存储单元41的行数。具体而言，在本实施例中，该字线电压源521是一电源。

该擦除电压产生电路53包括一可调的擦除电压产生电路531以及多条擦除位线(EBL)532，其中，该可调的擦除电压产生电路531是用以产生一使相变存储器整体擦除的擦除电压，使相变电阻转换成低阻，各该擦除位线532的数量等于该相变存储阵列4中的各该相变存储单元41的列数。在一实施例中，该可调的擦除电压产生电路531可例如为阶梯型或斜坡型的擦除电路，具体而言，擦除操作的过程是在擦除电压控制下先将相变材料全部熔化，得到一致的非晶态，然后再逐渐降低电压脉冲的高度，这样不仅可以提高擦除操作的成功率，使擦除之后的相变电阻更低，还能使擦除操作之后电阻的一致性提高，因此可以采用阶梯型或者斜坡型的擦除电压对相变存储单元进行擦除操作。

该位线擦除开关电路54包括多个位线擦除开关541以及一地址自增电路542，具体而言，各该位线擦除开关541是与该等擦除位线532一一对应连接且一一与该列选择器2并行连接至各该位线42，而该地址自增电路542是用以分别连接该擦除使能开关51与各该位线擦除开关541，且该地址自增电路542是用以依据该擦除使能开关51所提供的整体擦除使能信号的有效与无效而分别控制各该位线擦除开关541按照一开启规则依次开启和关断，以相应的接通或断开各该擦除位线532与各该位线42的连接。具体而言，该地址自增电路542是用以接收该擦除使能开关51所提供的整体擦除使能信号，当接收到有效的整体擦除使能信号时，按照上述开启规则依次开启各该位线擦除开关541，进而接通各该擦除位线532与各该位线42的连接，进而将该可调的擦除电压产生电路531所产生的擦除电压通过各该擦除位线532与各该位线42一一传送至连接各该位线42的相变电阻412上；当接收到无效的整体擦除使能信号时，关断所有位线擦除开关541，进而断开各该擦除位线532与各该位线42的连接，使得该可调的擦除电压产生电路531所产生的擦除电压无法通过各该擦除位线532一一传送至各该位线42上，俾不影响位线上的其他操作。

优选地，该开启规则为依据相变存储器中用于擦除操作的电源负载的最大电流值以及单个相变存储单元用于擦除操作所需的最大电流值，再搭配依据字线和位线的布局规则，推算出在每个时刻能够负载的相变存储单元41的数量，然后，搭配依据该相变存储器中各该字线43的数量，计算出在一个时刻最多能开启的位线42的数量，则该地址自增电路542据以每次控制在一个时刻以所计算的位线的数量开启对应数量的位线擦除开关541，整个相变存储阵列在该地址自增电路542的控制下依次开启对应所计算的位线的数量的位线擦除开关541，直至所有位线擦除开关541都得到开启，以实现相变存储器的整体擦除。更详而言之，该字线和位线的布局规则为字线和位线的数量均为2的n次方，其中，n为自然数。

多个字线擦除开关55是与该擦除使能开关51连接、并与各该擦除字线522一一对应连接且一一与该行译码器3并行连接至各该字线43，并各该字线擦除开关55是用以接收该擦除使能开关51所提供的整体擦除使能信号，当接收到有效的整体擦除使能信号时，所有字线擦除开关55开启，以相应的接通各该擦除字线522与各该字线43的连接，使得该字线电压源521所提供的字线电压通过各该擦除字线522一一传送至各该字线43上，进而相应地开启该相变存储阵列4中与各该字线43连接的所有选通管411，与此同时，该地址自增电路542按照上述开启规则控制一定数量的位线擦除开关541依次开启，进而接通各该擦除位线532与各该位线42的连接，进而将该可调的擦除电压产生电路531所产生的擦除电压通过各该擦除位线532与各该位线42一一传送至连接各该位线42的相变电阻412上，使得各该相变电阻412发生相变，进而完成对各该相变存储单元的擦除操作。此外，当各该字线擦除开关55接收到无效的整体擦除使能信号时，所有字线擦除开关522关断，进而断开各该擦除字线522与各该字线43的连接，使得该字线电压源521所提供的字线电压无法通过各该擦除字线522一一传送至各该字线43上，俾不影响字线43上的其他操作。

此处需予以说明的是，本发明的相变存储器的整体擦除装置中的各该位线擦除开关541与列选择器2一一并行连接在各该位线42上，同时，各该字线擦除开关55与行译码器3也一一并行连接在各该字线43上，以分别实现相变存储器的读、写、擦除功能，这些字线、位线擦除开关与行列译码器控制的读写开关电路各自独立，互不影响，具体结构如图2B所示。

为更详尽了解应用本发明的开启规则，以下以用于擦除操作的电源负载的最大电流值为1A以及单个相变存储单元用于擦除操作所需的最大电流值为400μA为例并配合图3以及图4分别举两个例子进行说明。根据如上所述用于擦除操作的电源负载的最大电流值为1A以及单个相变存储单元用于擦除操作所需的最大电流值为400μA，计算得到每个时刻电源可以同时负载的相变存储单元的数量只能限制在≤2500，再结合字线和位线的布局规则，即字线和位线的数量均为2的n(n为自然数)次方，进一步推算出每个时刻在进行擦除的相变存储单元的数量只能限制在≤2048，即字线和位线的数量都必须小于等于2048，如果超过2048则会导致在整体擦除操作时，电源上负载的电流太大，会造成电源引脚被烧毁或者因电路无法提供如此大的电流，造成芯片中的擦除操作失败。

首先，如图3所示，显示应用本发明的相变存储器的整体擦除装置的第一实施例的每条位线依次开启的位线擦除开关电路示意图：在芯片容量较大的条件下，字线数量达到了2048条，为保证电路的正常擦除操作，根据上述开启规则，则可计算出在一个时刻最多只能开启的位线的数量为1条，则该地址自增电路542据以每次控制在一个时刻以所计算的位线的数量(1条)开启对应数量(1个)位线擦除开关541，位线擦除开关541在一个时刻只能开启一个，即由地址自增电路542控制的位线42应该是逐条依次开启的，整个相变存储阵列在该地址自增电路542的控制下依次开启对应所计算的位线的数量(1个)位线擦除开关541，直至所有位线擦除开关541都得到开启，以实现相变存储器的整体擦除，如此，在同一时刻即可以保证芯片正常被擦除的前提下有2048*1＝2048个相变存储单元41执行擦除操作，远远大于现有技术中根据并行数据输出接口的数量在同一时刻最多只能有32个相变存储单元执行擦除操作的限制，大大提高了擦除效率。

其次，如图4所示，显示应用本发明的相变存储器的整体擦除装置的第二实施例的4条位线同时开启依次完成整体擦除的位线擦除开关电路示意图：在芯片容量较小的条件下，字线WL小于2048条，以字线512条为例，根据上述开启规则，位线擦除开关541在一个时刻最多只能开启4个，地址自增电路542每次控制4个位线擦除开关541开启，整个相变存储阵列在地址自增电路542的控制下每次开启4条位线，并按照每次4个的数量依次开启，最终实现相变存储器的整体擦除。因此，根据上述开启规则，在同一时刻可控制a+1个位线擦除开关(a≥0)开启，整个相变存储阵列在地址自增电路542的控制下每次开启a+1条位线，并按照每次开启a+1个的数量依次对整个相变存储阵列完成擦除操作，实现整体擦除，如此，在同一时刻即可以保证芯片正常被擦除的前提下有512*4＝2048个相变存储单元执行擦除操作，远远大于现有技术中因受二进制独热码译码器的限制在同一时刻单bit操作的芯片最多只能有1个相变存储单元执行擦除操作，即使是多bits操作的芯片受管脚面积等的影响一般最多也只能有32个相变存储单元执行擦除操作的限制，大大提高了擦除效率。

综上所述，本发明提供一种相变存储器的整体擦除装置，主要是在现有相变存储器的基础上单独增加了包含擦除使能开关、字线电压产生电路、擦除电压产生电路、位线擦除开关电路以及字线擦除开关等的整体擦除装置，其中，位线擦除开关电路由地址自增电路控制其位线擦除开关，在擦除使能开关产生的整体擦除使能信号有效时，地址自增电路开启，位线擦除开关也依次开启，擦除电压产生电路连接到相变存储阵列的位线上进行擦除操作；在整体擦除使能信号无效时，地址自增电路关断，位线擦除开关全部关断，擦除电压产生电路与位线擦除开关的连接线(即擦除位线)上的值对位线上的操作不产生影响；而字线擦除开关是添加在字线上，由擦除使能开关产生的整体擦除使能信号控制，在整体擦除使能信号有效时，所有字线擦除开关开启，字线电压传送到相变存储阵列的字线上，所有存储单元的选通管都开启；在整体擦除使能信号无效时，所有字线擦除开关关断，字线电压与字线擦除开关的连接线(即擦除字线)上的值对字线上的其他操作不产生影响，通过本发明的相变存储器的整体擦除装置，既不影响现有的相变存储器的正常读写操作，而且还可以实现对相变存储器的整体快速擦除的功能，与一次只能擦除一个/几个(并行数据输出接口)相变存储单元的传统相变存储器相比，有效减小了擦除时间，提高了擦除速度。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。