本发明大体上涉及一种存储器装置，具体来说，涉及一种自动设时复位脉冲生成器和具有自动设时复位脉冲生成器的存储器装置。
背景技术：
基本上，存储器装置包含存储单元部件和外围控制电路。外围控制电路用以控制对存储单元部件的存储单元的存取。存储单元部件可具有对不同结构的多种设计。然而，一串存储单元在操作中需要进行放电或复位。
在存储单元部件中，每一位线上包含串联耦合的多个存储单元。位线连接到用于选择位线的Y路径电路。接着，多个放电和感测部件分别用于对位线进行放电，以及感测位线中的数据。
然而，在电阻、电容(RC)放电机制中，其所进行的放电处理对于存储单元部件的存取操作上会消耗许多时间。因此，在加速存取时间的考量下，如何减少放电时间为一个值得考虑的课题。
技术实现要素：
本发明提出具有自动设时复位脉冲生成器的存储器装置，以便适当控制以停止位线的放电处理。存取时间不会浪费在因恒定设置的放电时间所导致的充分完成放电处理的等待时间。
在实施例中，本发明提供自动设时复位脉冲生成器，其包含触发器电路部件、跟踪块和跟踪电路部件。触发器电路部件接收输入信号和反馈信号，并输出复位信号，其中复位信号向外部输出以对外部装置进行复位。跟踪块具有串联耦合的多个复制单元，并且复制在外部装置中的结构，其中跟踪块具有第一端和第二端，其中第一端和第二端取自跟踪块在相同位置或两个不同位置处。跟踪电路部件接收复位信号，并接收第一端和第二端，以分别对在第一端处的跟踪块进行放电和感测在第二端处由复位信号触发的电压电平，其中当作输入到触发器电路的反馈信号的跟踪信号(TRACK_OUT signal)从第一逻辑状态改变成第二逻辑状态，以使得当在第二端处的电压电平经比较而小于或等于所预定的阈值时，改变复位信号的逻辑状态。
在另一实施例中，关于上述的自动设时复位脉冲生成器，跟踪块的复制单元是复制的存储单元，以当作存储器装置中的复制位线。
在另一实施例中，关于上述的自动设时复位脉冲生成器，延迟电路部件为缓冲器。
在另一实施例中，关于上述的自动设时复位脉冲生成器，跟踪电路部件包括用于对在第一端处的跟踪块进行放电的放电路径和用于感测在第二端处的电压电平的感测电路。
在另一实施例中，关于上述的自动设时复位脉冲生成器，第一端和第二端取自在跟踪块的中间区处的跟踪块的相同位置。
在另一实施例中，关于上述的自动设时复位脉冲生成器，第一端和第二端取自跟踪块的第一位置和第二位置，第一位置相对接近于跟踪块的第一末端，且第二位置相对接近于跟踪块的第二末端。
在另一实施例中，关于上述的自动设时复位脉冲生成器，第一位置为跟踪块的第一末端，且第二位置为跟踪块的第二末端。
在另一实施例中，本发明提供存储器装置，其包含存储单元部件和自动设时复位脉冲生成器。存储单元部件包含多个位线、Y路径电路以及多个放电和感测部件。位线中的每一个包括串联耦合的多个存储单元；用于按照预期选择位线中的一个的Y路径电路；以及多个放电和感测部件，它们分别对应于分别用于对位线进行放电和感测位线中的数据的位线。自动设时复位脉冲生成器包含触发器电路部件、跟踪块和跟踪电路部件。触发器电路部件接收输入信号和反馈信号，并输出复位信号，其中复位信号向外部输出以对存储单元部件的位线进行放电。跟踪块具有串联耦合的多个复制单元，并在存储单元部件中复制位线中的一个的结构，其中跟踪块具有第一端和第二端，其中第一端和第二端取自跟踪块在相同位置或两个不同位置处。跟踪电路部件接收复位信号，并接收第一端和第二端，以分别对在第一端处的跟踪块进行放电和感测在第二端处由复位信号触发的电压电平，其中当作输入到触发器电路的反馈信号的跟踪信号从第一逻辑状态改变成第二逻辑状态，以使得当电压电平经比较而小于或等于所预定的阈值时，复位信号的逻辑状态产生改变。
在另一实施例中，关于存储器装置，跟踪块的单元为根据位线的存储单元复制的存储单元，以当作位线在存储单元部件中的复制位线。
在另一实施例中，关于存储器装置，延迟电路部件为缓冲器。
在另一实施例中，关于存储器装置，跟踪电路部件包括用于对在第一端处的跟踪块进行放电的放电路径和用于感测在第二端处的电压电平的感测电路。
在另一实施例中，关于存储器装置，第一端和第二端取自在跟踪块的中间区处的跟踪块的相同位置。
在另一实施例中，关于存储器装置，第一端和第二端取自跟踪块的第一位置和第二位置，第一位置相对接近于跟踪块的第一末端，且第二位置相对接近于跟踪块的第二末端。
在另一实施例中，关于存储器装置，第一位置为跟踪块的第一末端，且第二位置为跟踪块的第二末端。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为根据本发明的实施例的示意性地说明自动设时复位脉冲生成器的电路图的图式。
图2为根据本发明的实施例的示意性地说明跟踪电路部件的电路图的图式。
图3为根据本发明的实施例的示意性地说明存储器装置的电路图的图式。
图4为根据本发明的实施例的示意性地说明自动设时复位脉冲生成器的电路图的图式。
图5为根据本发明的实施例的示意性地说明用于自动设时复位脉冲生成器的信号的时序图的图式。
图6为根据本发明的实施例的示意性地说明用于在操作中的自动设时复位脉冲生成器的方法的图式。
符号说明
90：存储单元部件
92：位线
94：Y路径电路
96：放电和感测部件
96a：放电电路
96b：感测电路
100：触发器电路部件
102：延迟电路部件
104：跟踪块
106：跟踪电路部件
106a：放电电路
106b：感测电路
110：自动设时复位脉冲生成器
112：第一端
114：第二端
116：复制位线
116a：复制单元
116b：复制单元
118：Y路径电路
120：复位控制电路
122：位置
124：位置
126：字线端
WL：字线端
READ：读取启动信号
RESET：复位信号
TRACK_OUT：跟踪信号
RETRACK：复位跟踪信号
ENSA：感测启动信号
S100、S102、S104、S106、S108：步骤
具体实施方式
现将详细参考实施例配合附图做说明。只要可能，相同的参考标号在附图及描述中用以指代相同或相似部分。
存储单元阵列基本上具有多个存储单元。存储单元串联成为存储单元串。所述存储单元串也是待选择的位线的一部分。每一个存储单元等效于RC(电阻、电容)电路部件，并且，存储单元在操作中会累积一些电荷。在操作中，例如，具有存储单元的位线需要在读取之前进行放电。然而，在操作中，放电时间并不总是相同的。通常来说，所设置长度恒定的时段需确保全部位线在任何情况下都可完成放电。也就是说，实际上所述恒定的时段通常大于对位线进行放电的实际需要。这会造成在存取操作上浪费时间。
本发明提出自动设时复位脉冲生成器，其可装备在存储器装置中，以便及时停止放电处理而不浪费时间。提供若干实施例以描述本发明，并不用以限制本发明的范畴。
图1为根据本发明的实施例的示意性地说明自动设时复位脉冲生成器的电路图的图式。参见图1，一般来说，自动设时复位脉冲生成器110包含触发器电路部件100、延迟电路部件102、跟踪块104和跟踪电路部件106。自动设时复位脉冲生成器110大体上不限于用在可控制位线的放电处理的存储器装置中。在另一方面，跟踪块104可为需要进行放电的总体电路的多个电路串中的一个的复制块。总体电路可为存储器装置或具有类似的待放电的存储单元串的任何装置。稍后如图3中所示，以下实施例以存储器装置为例。
触发器电路部件100接收输入信号(例如读取启动信号READ)，以及接收反馈信号(例如跟踪信号TRACK_OUT)。触发器电路部件100还具有输出复位信号(例如复位信号RESET)的一端。复位信号RESET输出至外部装置以使外部装置进行复位。如图3中所示，在实施例中，外部装置为存储单元部件90。延迟电路部件延迟复位信号RESET以具有复位跟踪信号RETRACK。跟踪块104具有串联耦合的多个复制单元，并用以复制外部装置中的结构。跟踪块104具有第一端112和第二端114，其中第一端112和第二端114位于跟踪块104上的相同位置或两个不同位置处。
在实施例中，第一端112和第二端114位于跟踪块104的中间区处的相同位置，在图4中有更详细的描述。
在图1的实施例中，第一端112和第二端114位于跟踪块104的第一位置和第二位置。第一位置相对第二位置更接近于跟踪块104的第一末端，且第二位置相对第一位置更接近于跟踪块104的第二末端。再者，在实施例中，第一位置可为跟踪块的第一末端，且第二位置则可为跟踪块的第二末端。
图1中使跟踪块104具有的两种位置的设置方式具有至少一个原因。对于具有多个单元的串列，如果跟踪块104在第一末端(即如图1中所示的跟踪块104的下部末端处)进行放电，那么可预期的，在第二末端(即如图1中所示的顶部末端)处的开始的单元将会是最后一个结束放电处理的单元。在第二端114处的电压电平将确保可完成放电处理。
在随后的动作中，跟踪电路部件106接收第一端112和第二端114，以对在第一端112处的跟踪块104进行放电，并感测在第二端114处的电压电平。作为反馈信号的跟踪信号TRACK_OUT从跟踪电路部件106输出到触发器电路部件100。跟踪信号TRACK_OUT被触发到逻辑高状态，以禁能复位信号RESET，其中，复位信号RESET被发送到放电和感测部件96(见图3)。随后，复位信号RESET被改变成逻辑低状态，以及时停止放电处理。
图1中的延迟电路部件102，例如缓冲器，根据信号RESET信号设置预设延迟，以确保外部装置充分开始放电处理。
在另一方面，自动设时复位脉冲生成器110可被视为两个部分，其中一个部分为跟踪块104，另一部分为复位控制电路120。复位控制电路120包含触发器电路部件100、延迟电路部件102和跟踪电路部件106。
图2为根据本发明的实施例的示意性地说明跟踪电路部件的电路图的图式。为更详细地描述跟踪电路部件106，请参见图2。在实施例中，跟踪电路部件106包含放电电路106a和感测电路106b。放电电路106a提供放电路径，并且在实施例中，放电电路106a包含晶体管开关。所述晶体管开关受复位跟踪信号RETRACK的控制以引发在第一端112处的跟踪块104的放电处理。在实施例中，感测电路106b包含感测放大器，用以感测在第二端114处的电压电平，并在电压电平小于或等于阈值时，感测电路106b输出跟踪信号TRACK_OUT。跟踪信号TRACK_OUT为被提供到如图1所示的触发器电路部件100的反馈信号。
在实施例中，自动设时复位脉冲生成器110可应用于存储器装置。图3为根据本发明的实施例的示意性地说明存储器装置的电路图的图式。参见图3，存储器装置包含存储单元部件90和自动设时复位脉冲生成器110。
存储单元部件90包含多个位线92、Y路径电路94和多个放电和感测部件96。每一位线92包含串联耦合的多个存储单元CELL。Y路径电路94与位线92耦合，并选择所需的位线92的其中之一。放电和感测部件96分别对应于位线92，并分别对位线92进行放电以及感测位线中的数据。在实施例中，如通常在本领域中所知而不需详细描述的，放电和感测部件96包含放电电路96a和感测电路96b。放电电路96a可由复位信号RESET控制以执行放电处理。感测电路96b可由感测启动信号ENSA控制以执行感测处理。在低功率操作的实施例中，感测启动信号ENSA依据复位信号RESET的下降边缘触发，并且感测启动信号ENSA的逻辑状态将从低改变成高。感测启动信号ENSA可在一时段之后被禁能或由读取启动信号READ的上升边缘来被禁能。并且感测启动信号ENSA的逻辑状态将从高改变成低。在高速操作的实施例中，感测启动信号ENSA始终保持为高。
与存储单元部件90配置的自动设时复位脉冲生成器110包含等效于位线92、Y路径电路94以及放电和感测部件96的复制电路，并且，自动设时复位脉冲生成器110进一步包含控制机构。因此，同样还参见图1，自动设时复位脉冲生成器110可被视为两个部分，其中一个部分为跟踪块104，另一部分为复位控制电路120。复位控制电路120包含触发器电路部件100、延迟电路部件102和跟踪电路部件106。在具有存储单元部件90的自动设时复位脉冲生成器110的应用的实施例中，触发器电路部件100接收输入信号(例如读取启动信号READ和反馈信号TRACK_OUT)，并输出复位信号RESET。复位信号RESET向外部输出，以通过与先前段落中描述的相同的机构对存储单元部件90的位线92进行放电。延迟电路部件102延迟复位信号RESET以使复位信号RESET具有复位跟踪信号RETRACK。
另外，跟踪块104具有串联耦合的多个复制单元116a，并在存储单元部件中复制位线92中其中之一的结构。另外，在实施例中，Y路径电路94也可被跟踪块104中的Y路径电路118所复制。跟踪块104具有第一端112和第二端114，其中第一端112和第二端114位于跟踪块104的相同位置或两个不同位置处。详细地说，第一端112和第二端114位于复制位线116的相同位置或两个不同位置处。在图3的实施例中，第一端112和第二端114位于跟踪块104的两个不同位置122和124处，所述位置122和124对应于如图1中所绘示的第一端112和第二端114处的两个位置。
复位控制电路120的跟踪电路部件106接收第一端112和第二端114，以分别对在第一端112处的跟踪块104或复制位线116进行放电(细节上来说，在第一端112进行放电)，以及感测在第二端114处的电压电平。作为反馈信号的跟踪信号TRACK_OUT被输出到触发器电路部件100。当第二端114的电压电平小于或等于阈值时，跟踪信号TRACK_OUT被触发到逻辑高状态以禁能复位信号RESET，所述复位信号RESET被发送到放电和感测部件96。随后，将复位信号RESET改变成逻辑低状态以及时停止放电处理。
在实施例中，复制位线116的单元的字线端126还可连接到对应的存储单元部件90的单元的字线端WL，以具有更好的复制条件。然而，在又另一实施例中，为了避免对存储单元部件90中的感测速度产生影响，属于存储单元部件90的字线端WL可以不连接到复制位线116。在此情形下，复制位线116的单元的字线端126可以连接到恒定电压，或是也可以连接到所述单元的另一端。
关于跟踪块104的第一端112和第二端114，提供另一实施例。图4为根据本发明的实施例的示意性地说明自动设时复位脉冲生成器的电路图的图式。除了第一端112和第二端114的位置之外，图4中的自动设时复位脉冲生成器110的实施例与图1中绘示的自动设时复位脉冲生成器110相类似。在此实施例中，第一端112和第二端114位在跟踪块的中间区处的，即图3中的复制位线116的跟踪块104的相同位置。在此情形下，位线还可从第一端112进行放电。然而，第二端114不连接到整个跟踪块中预期最晚时间进行放电的单元。无论如何，这种差异可使得对位线的放电动作的停止时间点稍微早于如图1中透过第二端114连接到末端单元的状态。即使以此方式，本发明的概念对于及时停止放电处理仍是有效。
图5为根据本发明的实施例的示意性地说明用于自动设时复位脉冲生成器的信号的时序图。参见图5，绘示了用于读取启动信号READ、复位信号RESET、复位跟踪信号RETRACK、感测和跟踪信号TRACK_OUT的时序。读取启动信号READ为来自系统的用以存取存储器的读取启动信号。复位信号RESET将被发送到放电和感测部件96，以及时控制(开始或停止)放电处理。复位跟踪信号RETRACK由延迟电路部件102根据信号RESET延迟一预设时间来产生，用以确保存储单元部件90(外部装置)充分的启动放电处理。感测信号为在跟踪块104的第二端114处的电压电平。当感测信号的电压电平下降到等于或小于阈值时，输出跟踪信号TRACK_OUT。跟踪信号TRACK_OUT被反馈回到触发器电路部件100，以禁能复位信号RESET，从而停止存储单元部件90中的放电处理。
在高速操作的实施例中，跟踪电路部件106的感测电路106b始终开启。在低功率操作的实施例中，一旦读取启动信号READ变成高电平Hi，感测电路106b就会被开启，并且在跟踪信号TRACK_OUT从Hi变成低电平Lo之后，感测电路106b就被关闭。
图6为根据本发明的实施例的示意性地说明用于在操作中的自动设时复位脉冲生成器的方法的图式。参见图6，根据本发明的另一方面，操作自动设时复位脉冲生成器110以控制放电时间的方法可包含若干步骤。在步骤S100中，读取启动信号READ启动读取处理。在步骤S102中，开启所选择的位线92的Y路径电路以及复制位线116的Y路径电路118。在步骤S104中，对主阵列的所选择的位线和复制位线进行复位以开始放电。在步骤S106中，检测在第二端114处的复制位线的电压电平。在步骤S108中，禁能复位信号RESET，使所选择的位线停止放电，并且接着开始感测数据。
本发明已提出自动设时复位脉冲生成器110以通过跟踪块复制实际位线。因此，检测跟踪块的电压电平可确定停止对位线进行放电的时间，以便及时开始感测位线的数据。本发明可确保放电处理的完成，并及时开始感测处理。可有效避免由于复位时间的恒定设置导致的等待时间。可加速对存储器的存取时间。
虽然本发明已以实施例公开如上，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，应当可以作各种更动与润饰，因此本发明的保护范围应当视所附权利要求书所界定的为准。