各种实施方式一般可以涉及电子装置，更具体地，可以涉及半导体存储装置及其操作方法。
背景技术：
半导体存储装置是通过使用诸如硅(si)、锗(ge)、砷化镓(gaas)、磷化铟(inp)这样的半导体来实现的存储装置。半导体存储装置分成易失性存储装置和非易失性存储装置。
当电源关闭时，易失性存储装置丢失所存储的数据。易失性存储装置的示例包括静态ram(sram)、动态ram(dram)和同步dram(sdram)。无论电源开/关条件如何，非易失性存储装置都保持所存储的数据。非易失性存储装置的示例包括只读存储器(rom)、掩膜rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪速存储器、相变随机存取存储器(pram)、磁ram(mram)、电阻ram(rram)、铁电ram(fram)。闪速存储器分为nor型存储器和nand型存储器。
技术实现要素：
提供了一种半导体存储装置。该半导体存储装置可以包括存储单元阵列，所述存储单元阵列包括多个单元串。该半导体存储装置可以包括地址解码器，所述地址解码器通过字线联接至所述存储单元阵列，并且被配置为对用于针对所述存储单元阵列的操作的地址进行解码。该半导体存储装置可以包括读写电路，所述读写电路被配置为对所述存储单元阵列执行读取操作或编程操作。该半导体存储装置可以包括控制逻辑，所述控制逻辑被配置为控制所述地址解码器和所述读写电路对所述存储单元阵列执行读取操作或编程操作。该半导体存储装置可以包括过驱动设置单元，所述过驱动设置单元被配置为利用施加至所述存储单元阵列的所述字线的操作电压来确定过驱动操作的过驱动设置参数。所述控制逻辑可以基于所述过驱动设置参数而利用施加至所述字线的所述操作电压来控制所述过驱动操作。
提供了一种操作半导体存储装置的方法。所述操作半导体存储装置的方法可以包括接收用于操作所述半导体存储装置的操作命令。所述操作半导体存储装置的方法可以包括检测所述半导体存储装置的当前温度以生成温度信息。所述操作半导体存储装置的方法可以包括基于所述温度信息来确定与所述操作命令有关的操作电压的过驱动设置参数。所述操作半导体存储装置的方法可以包括基于所述过驱动设置参数来施加具有比目标电压电平大的过驱动电压电平的操作电压。所述操作半导体存储装置的方法可以包括通过减小所述过驱动电压电平来施加具有所述目标电压电平的所述操作电压。
提供了一种半导体存储装置。该半导体存储装置可以包括存储单元阵列。该半导体存储装置可以包括通过字线联接至所述存储单元阵列的外围电路。该半导体存储装置可以包括过驱动设置单元，所述过驱动设置单元被配置为利用施加至所述字线的操作电压来确定过驱动操作的过驱动设置参数。所述外围电路可以基于所述过驱动设置参数而利用施加至所述字线的所述操作电压来控制所述过驱动操作。
附图说明
图1是例示根据实施方式的半导体存储装置的框图。
图2是例示图1中所示的存储单元阵列的实施方式的框图。
图3a、图3b和图3c是例示图1中所示的存储单元阵列的其它实施方式的示图。
图4是例示存储单元的阈值电压分布的示例的示图。
图5是例示当根据操作一般半导体存储装置的方法的向字线施加电压时的稳定(settling)时间的曲线图。
图6是例示当根据利用过驱动电压来操作半导体装置的方法的向字线施加电压时的稳定时间的曲线图。
图7a是例示一般半导体存储装置的编程方法的时序图。
图7b是例示利用过驱动电压的半导体存储装置的编程方法的时序图。
图8是例示图1中所示的过驱动设置单元的实施方式的框图。
图9a、图9b和图9c是例示由过驱动设置单元来确定过驱动电压电平的示图。
图10a、图10b和图10c是例示由过驱动设置单元来确定过驱动持续时间的示图。
图11是例示根据实施方式的操作半导体存储装置的方法的流程图。
图12a、图12b和图12c是例示如图11所示的确定过驱动设置参数的操作的实施方式的示例的流程图。
图13a是例示一般半导体存储装置的读取方法的时序图。
图13b是例示根据实施方式的半导体存储装置的读取方法的时序图。
图14是例示图1中所示的过驱动设置单元的实施方式的框图。
图15是例示由过驱动设置单元来确定过驱动设置电平的示图。
图16是例示由过驱动设置单元来确定过驱动持续时间的示图。
图17是例示根据实施方式的操作半导体存储装置的方法的流程图。
图18是如图17所示的利用具有过驱动电压电平的验证电压来进行编程操作的流程图。
图19是例示包括图1中所示的半导体存储装置的存储系统的框图。
图20是例示图19中所示的存储系统的应用示例的框图。
图21是例示包括参照图20所述的存储系统的计算系统的框图。
具体实施方式
以下，将参照附图来描述实施方式的各种示例。提供附图是为了使本领域的普通技术人员能够理解实施方式的范围。然而，实施方式可以以不同形式来实现，并且不应该解释为受限于所阐述的实施方式。相反，提供这些实施方式是为了使得本公开将是全面和完整的。另外，提供这些实施方式是为了向本领域技术人员充分地传达本公开的范围。
应当理解，当描述元件“联接”或“连接”至另一元件时，元件可以直接联接或直接连接至另一元件，或可以通过第三元件联接或连接至另一元件。相反，应当理解，当元件被称为“直接连接至”或“直接联接至”另一个元件时，另一元件没有被置于其间。
在描述本公开的实施方式时，将省略与本实施方式无关的部分，以免使本公开的要点不必要地模糊不清。当在附图中指定组件的附图标记时，其可以旨在于，贯穿附图，相同的附图标记可以指代相同的组件。
各种实施方式一般可以涉及具有改进的操作特性的半导体存储装置。
各种实施方式一般可以涉及操作具有改进的操作特性的半导体存储装置的方法。
图1是根据实施方式的半导体存储装置100的框图。在实施方式中，例如，半导体装置可以包括半导体存储装置100。
参照图1，半导体存储装置100可以包括存储单元阵列110、地址解码器120、读写电路130、控制逻辑140、电压生成单元150和过驱动设置单元160。
存储单元阵列110可以包括多个存储块blk1至blkz。多个存储块blk1至blkz可以通过字线wl联接至地址解码器120。多个存储块blk1至blkz可以通过位线bl1至blm联接至读写电路130。多个存储块
包括在存储单元阵列中的多个存储单元中的每一个存储单元均可以存储至少1比特数据。根据实施方式，包括在存储单元阵列110中的多个存储单元中的每一个存储单元均可以是存储1比特数据的单层单元(slc)。根据实施方式，包括在存储单元阵列110中的多个存储单元中的每一个存储单元均可以是存储2比特数据的多层单元(mlc)。根据实施方式，包括在存储单元阵列110中的多个存储单元中的每一个存储单元均可以是存储3比特数据的三层单元(tlc)。根据实施方式，包括在存储单元阵列110中的多个存储单元中的每一个存储单元均可以是存储4比特数据的四层单元(qlc)。根据实施方式，包括在存储单元阵列110中的多个存储单元中的每一个存储单元均可以存储5比特或更多比特的数据。
地址解码器120、读写电路130和控制逻辑140可以作为驱动存储单元阵列110的外围电路来操作。地址解码器120可以通过字线wl来联接至存储单元阵列110。地址解码器120可以响应于控制逻辑140的控制来操作。地址解码器120可以通过半导体存储装置100中的输入/输出缓冲器(未例示)来接收地址。
地址解码器120可以被配置为对所接收的地址中的块地址进行解码。地址解码器120可以根据解码的块地址来选择至少一个存储块。在读取操作期间，地址解码器120可以向所选存储块的所选字线施加由电压生成单元150生成的读取并向未选字线施加通过电压vpass到未选字线。在编程验证操作期间，可以将由电压生成单元150生成的验证电压施加至所选存储块的所选字线，并且可以将通过电压vpass施加至未选字线。
地址解码器120可以被配置为对所接收的地址中的列地址进行解码。地址解码器120可以将所解码的列地址传送至读写电路130。
可以以页为单位来执行半导体存储装置100的读取操作和编程操作。在请求读取操作和编程操作时接收的地址可以包括块地址、行地址和列地址。地址解码器120可以响应于块地址和行地址而选择一个存储块和一个字线。列地址可以被地址解码器120解码并被提供给读写电路130。
地址解码器120可以包括块解码器、行解码器、列解码器和地址缓冲器。
读写电路130可以包括多个页缓冲器pb1至pbm。读写电路130可以在存储单元阵列110的读取操作期间作为读取电路来操作，并且在其上的写入操作期间作为写入电路来操作。页缓冲器pb1至pbm可以通过位线bl1至blm联接至存储单元阵列110。在读取操作和编程验证操作期间，页缓冲器pb1至pbm可以将感测电流连续地提供给联接至存储单元的位线，以感测存储单元的阈值电压，并且可以通过感测节点来感测由与其对应的存储单元的编程状态所引起的电流量的变化，以锁存感测数据。读写电路130可以响应于从控制逻辑140输出的页缓冲控制信号来操作。
在读取操作期间，读写电路130可以感测存储器单元的数据，临时存储所读取的数据，并将数据data输出至半导体存储装置100的输入/输出缓冲器(未例示)。根据实施方式的示例，除了包括页缓冲器(或页寄存器)之外，读写电路130还可以包括列选择电路。
控制逻辑140可以被联接至地址解码器120、读写电路130和电压生成单元150。控制逻辑140可以通过半导体存储装置100的输入/输出缓冲器(未例示)来接收命令cmd和控制信号ctrl。控制逻辑140可以被配置为响应于控制信号ctrl而控制半导体存储装置100的一般操作。控制逻辑140可以输出控制信号以控制页缓冲器pb1至pbm的感测节点预充电电位电平。控制逻辑140可以控制读写电路130执行存储单元阵列110的读取操作。
响应于在读取操作期间从控制逻辑140输出的电压生成单元控制信号，电压生成单元150可以生成读取电压vread和通过电压vpass。
过驱动设置单元160可以利用施加至存储单元阵列110的字线wl的操作电压来确定关于过驱动操作的过驱动设置参数。控制逻辑140可以基于过驱动设置参数来控制施加至字线wl的操作电压的过驱动操作。
根据实施方式，半导体存储装置100的过驱动设置单元160可以基于半导体存储装置100的当前温度来确定过驱动设置参数。因此，可以根据温度变化来自适应地控制半导体存储装置100的过驱动操作。根据实施方式，半导体存储装置100的过驱动设置单元160可以基于在编程操作期间所选存储单元的编程状态来确定过驱动设置参数。因此，当执行编程循环时，可以自适应地控制半导体存储装置100的过驱动操作。因此，可以提高半导体存储装置100的操作速度。
图2是例示图1中所示的存储单元阵列110的实施方式的框图。
参照图2，存储单元阵列110可以包括多个存储块blk1至blkz。每个存储块均可以包括三维结构。每个存储块均可以包括堆叠在基板上方的多个存储单元。多个存储单元可以沿着+x方向、+y方向和+z方向来布置。将参照图3b和图3c来描述具有上述三维结构的每个存储块。然而，与图2相反，存储单元阵列110的每个存储块可以具有二维结构。将参照图3a来描述具有二维结构的存储块。
图3a、图3b和图3c是例示图1中所示的存储单元阵列110的其它实施方式的示图。
参照图3a，包括在存储单元阵列110_1中的第一存储块blk1至第z存储块blkz可以共同地联接至第一位线bl1至第m位线blm。为了便于说明，图3a中例示了多个存储块blk1至blkz当中的第一存储块blk1中所包括的组件，然而省略了包括在存储块blk2至blkz中的组件。存储块blk2至blkz中的每一个均可以以与第一存储块blk1相同的方式来配置。
存储块blk1可以包括多个单元串cs1_1至cs1_m。第一单元串cs1_1至第m单元串cs1_m可以分别联接至第一位线bl1至第m位线blm。
第一单元串cs1_1至第m单元串cs1_m中的每一个均可以包括漏极选择晶体管dst、串联联接的多个存储单元mc1至mcn、以及源极选择晶体管sst。漏极选择晶体管dst可以联接至漏极选择线dsl1。第一存储单元mc1至第n存储单元mcn中的每一个均可以联接至第一字线wl1至第n字线wln。源极选择晶体管sst可以联接至源极选择线ssl1。漏极选择晶体管dst的漏极侧可以联接至对应的位线。第一单元串cs1_1至第m单元串cs1_m的漏极选择晶体管可以分别联接至第一位线bl1至第m位线blm。源极选择晶体管sst的源极侧可以联接至公共源极线csl。根据实施方式，公共源极线csl可以共同地联接至第一存储块blk1至第z存储块blkz。
漏极选择线dsl1、第一字线wl1至第n字线wln和源极选择线ssl1可以由地址解码器120控制。公共源极线csl可以由控制逻辑140控制。第一位线bl1至第m位线blm可以由读写电路130控制。
如图3a所示，根据实施方式，半导体存储装置100的存储单元阵列110可以包括具有二维结构的存储单元阵列110_1。然而，根据实施方式，半导体存储装置100的存储单元阵列110可以具有三维结构。下面参照图3b和图3c描述具有三维结构的存储单元阵列。
图3b是例示图1中所示的存储单元阵列110的实施方式(110_2)的示图。
参照图3b，存储单元阵列110_2可以包括多个存储块blk1至blkz。为了便于说明，图3b中例示了第一存储块blk1的内部配置，然而例示了存储块blk2至blkz中的每一个的内部配置。可以按照与第一存储块blk1相同的方式来配置第二存储块blk2至第z存储块blkz。
参照图3b，第一存储块blk1可以包括多个单元串cs11至cs1m和cs21至cs2m。根据实施方式，单元串cs11至cs1m和cs21至cs2m中的每一个均可以被形成为“u”形。在第一存储块blk1中，“m”个单元串可以沿着行方向(即，+x方向)来布置。为了便于说明，如图3b所示，两个单元串可以沿着列方向(即，+y方向)来布置。另选地，三个或更多个单元串可以沿着列方向来布置。
单元串cs11至cs1m和cs21至cs2m中的每一个均可以包括至少一个源极选择晶体管sst、第一存储单元mc1至第n存储单元mcn、管晶体管pt和至少一个漏极选择晶体管dst。
选择晶体管sst和dst以及存储单元mc1至mcn可以具有彼此类似的结构。根据实施方式，选择晶体管sst和dst以及存储单元mc1至mcn中的每一个均可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。根据实施方式，可以在每个单元串中设置用于提供沟道层的柱状物。根据实施方式，可以在每个单元串中设置用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱状物。
每个单元串的源选择晶体管sst可以联接在公共源极线csl与存储单元mc1至mcp之间。
根据实施方式，布置在同一行中的单元串的源极选择晶体管可以联接至沿着行方向延伸的源极选择线，并且单元串的源选择晶体管可以联接至不同的源极选择线。如图3b所示，第一行中的单元串cs11至cs1m的源极选择晶体管可以联接至第一源极选择线ssl1。第二行中的单元串cs21至cs2m的源极选择晶体管可以联接至第二源极选择线ssl2。
根据实施方式，单元串cs11至cs1m和cs21至cs2m的源极选择晶体管可以共同联接至一个源极选择线。
每个单元串中的第一存储单元mc1至第n存储单元mcn可以联接在源极选择晶体管sst与漏极选择晶体管dst之间。
第一存储单元mc1至第n存储单元mcn可以分为第一存储单元mc1至第p存储单元mcp和第(p+1)存储单元mcp+1至第n存储单元mcn。第第一存储单元mc1至第p存储单元mcp可以沿着与+z方向相反的方向来依次布置，并且串联联接在源极选择晶体管sst与管晶体管pt之间。第(p+1)存储单元mcp+1至第n存储单元mcn可以沿着+z方向来依次布置，并且串联联接在管晶体管pt与漏极选择晶体管dst之间。第一存储单元mc1至第p存储单元mcp和第(p+1)存储单元mcp+1至第n存储单元mcn可以通过管晶体管pt来联接。每个单元串的第一存储单元mc1至第n存储单元mcn的栅极可以分别联接至第一字线wl1至第n字线wln。
每个单元串的管晶体管pt的栅极可以联接至管线pl。
每个单元串的漏极选择晶体管dst可以联接在对应的位线与存储单元mcp+1至mcn之间。沿着行方向布置的单元串可以联接至沿着行方向延伸的漏极选择线。第一行中的单元串cs11至cs1m的漏极选择晶体管可以联接至第一漏极选择线dsl1。第二行中的单元串cs21至cs2m的漏极选择晶体管可以联接至第二漏极选择线dsl2。
沿着列方向布置的单元串可以联接至沿着列方向延伸的位线。如图3b所示，第一列中的单元串cs11和cs21可以联接至第一位线bl1。第m行中的单元串cs1m和cs2m可以联接至第m位线blm。
联接至沿着行方向布置的单元串中的相同字线的存储单元可以形成单个页。例如，联接至第一行中的单元串cs11至cs1m中的第一字线wl1的存储单元可以形成单个页。联接至第二行中的单元串cs21至cs2m中的第一字线wl1的存储单元可以形成另一个页。当选择了漏极选择线dsl1和dsl2之一时，可以选择沿着一个行方向布置的单元串。当选择了字线wl1至wln之一时，可以从所选单元串中选择一个页。
图3c是例示图1中所示的存储单元阵列110的实施方式(110_3)的示图。
参照图3c，存储单元阵列110_3可以包括多个存储块blk1'至blkz'。为了便于说明，图3c中例示了第一存储块blk1'的内部配置。而省略了第二存储块blk2'至第z存储器块blkz'中的每一个的内部配置。可以按照与第一存储块blk1'相同的方式来配置第二存储块blk2'至第z存储器块blkz'。
第一存储块blk1'可以包括多个单元串cs11'至cs1m'和cs21'至cs2m'。多个单元串cs11'至cs1m'和cs21'至cs2m'中的每一个可以沿着+z方向延伸。在第一存储块blk1'中，“m”个单元串可以沿着+x方向布置。为了便于说明，如图3c所示，两个单元串可以沿着+y方向布置。三个或更多个单元串可以沿着列方向布置。
单元串cs11'至cs1m'和cs21'至cs2m'中的每一个均可以包括至少一个源极选择晶体管sst、第一存储单元mc1至第n存储单元mcn以及至少一个漏极选择晶体管dst。
每个单元串的源极选择晶体管sst可以联接在公共源极线csl与存储单元mc1至mcn之间。布置在同一行中的单元串的源极选择晶体管可以联接至同一源极选择线。布置在第一行中的单元串cs11'至cs1m'的源极选择晶体管可以联接至第一源极选择线ssl1。布置在第二行中的单元串cs21'至cs2m'的源极选择晶体管可以联接至第二源极选择线ssl2。根据实施方式，单元串cs11'至cs1m'和cs21'至cs2m'的源极选择晶体管可以共同联接至一个源极选择线。
每个单元串的第一存储单元mc1至第n存储单元mcn可以串联联接在源极选择晶体管sst与漏极选择晶体管dst之间。第一存储单元mc1至第n存储单元mcn的栅极可以分别联接至第一字线wl1至第n字线wln。
每个单元串的漏极选择晶体管dst可以联接在对应的位线与存储单元mc1至mcn之间。沿着行方向布置的单元串的漏极选择晶体管可以联接至沿着行方向延伸的漏极选择线。第一行中的单元串cs11'至cs1m'的漏极选择晶体管可以联接至第一漏极选择线dsl1。第二行中的单元串cs21'至cs2m'的漏极选择晶体管可以联接至第二漏极选择线dsl2。
因此，除了从每个单元串中去除管晶体管pt之外，图3c中的存储块blk1'可以具有与图3b中的存储块blk1类似的等效电路。
图4是例示包括在图1中所示的半导体存储装置100中的存储单元的阈值电压分布的示例的示图。例如，图4例示了包括在半导体存储装置中的存储单元的阈值电压分布，每个存储单元是存储2比特数据的多层单元(mlc)。
参照图4，横轴指示存储单元的阈值电压，纵轴指示存储单元的数量。如图4所示，存储单元可以具有擦除状态pv0、第一编程状态pv1、第二编程状态pv2和第三编程状态pv3。然而，实施方式不限于此。存储单元具有的编程状态的数量可以改变。例如，半导体存储装置100的存储单元阵列110中所包括的每个存储单元均可以是存储1比特数据的单层单元(slc)。在示例中，半导体存储装置100的存储单元阵列110中所包括的多个存储单元中的每一个均可以是存储3比特数据的三层单元(tlc)。在示例中，半导体存储装置100的存储单元阵列110中所包括的多个存储单元中的每一个均可以是存储4比特数据的四层单元(qlc)。在示例中，半导体存储装置100的存储单元阵列110中所包括的多个存储单元中的每一个均可以存储5比特或更多比特的数据。
由于非易失性存储装置是不可重写存储装置，所以可以在对存储单元执行编程操作之前对其执行擦除操作，使得存储单元可以具有擦除状态pv0。在存储单元具有擦除状态pv0之后，可以对存储单元执行几次编程循环，使得存储单元可以被编程为擦除状态pv0和第一编程状态pv1至第三编程状态pv3中的一种。
具有第一编程状态pv1的存储单元的阈值电压可以大于第一编程验证电压vvr1。具有第二编程状态pv2的存储单元的阈值电压可以大于第二编程验证电压vvr2。具有第三编程状态pv3的存储单元的阈值电压可以大于第三编程验证电压vvr3。根据实施方式，第一编程验证电压vvr1、第二编程验证电压vvr2和第三编程电压vvr3可以是大于接地电压的正电压。
在半导体存储器装置的读取操作期间，为了读出与存储在存储单元中的数据对应的阈值电压状态，可以施加第一读取电压vrd1、第二读取电压vrd2和第三读取电压vrd3。第一读取电压vrd1可以具有比第一编程验证电压vvr1小的值。第二读取电压vrd2可以具有比第二编程验证电压vvr2小的值。第三读取电压vrd3可以具有比第三编程验证电压vvr3小的值。
图5是例示在操作一般半导体存储装置的方法中向字线施加电压时的稳定时间的曲线图。图6是例示在利用过驱动电压来操作半导体存储装置的方法中向字线施加电压的稳定时间的曲线图。
利用较高密度的半导体存储装置，字线的负载可能会增大并且稳定时间可能会增加。参照图5，例示了在对全局字线gwl施加预定的驱动电压时近本地字线和远本地字线的电压变化。远本地字线的电压可能以比近本地字线的电压慢的速率增大。当字线位于相同位置时，具有更大负载的字线的电压可能以比具有更小负载的字线的电压慢的速率增大。在图5中，具有较大负载的字线的电压用虚线表示。当字线的负载增大时，稳定时间可能会增加，并且半导体存储装置的操作时间可能会增加。因此，可能会降低半导体存储装置的性能。
参照图6来描述利用过驱动电压操作半导体存储装置的方法。在本说明书中，将在初始阶段施加的并且比目标电压电平高出预定电平的电压称为“过驱动电压”，并且将通过利用过驱动电压来施加操作电压称为“过驱动”。另外，将执行过驱动的持续时间称为“过驱动持续时间”。为了减少稳定时间，通过过驱动操作，可以在驱动的初始阶段在预定时间tovd内施加具有比目标电压电平vtrg大的电压电平的过驱动电压vovd。当施加过驱动电压vovd时，与图5相比，本地字线的电压可能会迅速增大。当完成施加过驱动电压vovd时，可以施加具有目标电压电平vtrg的电压。因此，本地字线的电压可能会收敛到目标电压电平vtrg。与图5相比，可以通过在驱动的初始阶段的预定时间内施加具有比目标电压电平vtrg大的电平的过驱动电压vovd来减少稳定时间，使得可以提高半导体存储装置的操作速度。根据实施方式，半导体存储装置可以通过利用过驱动电压来施加向半导体存储装置的字线所施加的操作电压。
如下所述，在根据实施方式的半导体存储装置和操作半导体存储装置的方法中，可以基于半导体存储装置的当前温度来确定过驱动设置参数。因此，可以根据温度变化来自适应地控制半导体存储装置的过驱动操作。在根据实施方式的半导体存储装置和操作半导体存储装置的方法中，可以基于编程操作期间所选存储器单元的编程状态来确定过驱动设置参数。因此，可以在执行编程循环时自适应地控制半导体存储装置的过驱动操作。因此，可以提高半导体存储装置的操作速度。
图7a是例示一般半导体存储装置的编程方法的时序图。图7b是例示利用过驱动电压的半导体存储装置的编程方法的时序图。
参照图7a，根据一般编程方法，可以执行编程循环pl1_1、pl1_2、...、pl2_1、...和pl3_1、...。然而，图7a仅例示了一些编程循环。在上述编程循环当中，通过编程循环pl1_1、pl1_2、...，可以完全编程与第一编程状态pv1对应的存储单元。另外，通过编程循环pl2_1、...，可以完全编程与第二编程状态pv2对应的存储单元。另外，通过编程循环pl3_1、...，可以完全编程与第三编程状态pv3对应的存储单元。
参照图7a，可以在编程循环pl1_1中施加编程脉冲vpgm1_1。在施加编程脉冲vpgm1_1之后，可以施加编程验证电压vvr1、vvr2和vvr3。可以施加编程验证电压vvr1以对与第一编程状态pv1对应的存储单元执行编程验证操作。可以施加编程检验电压vvr2以对与第二编程状态pv2对应的存储单元执行编程验证操作。可以施加编程检验电压vvr3以对与第三编程状态pv3对应的存储单元执行编程验证操作。在施加编程验证电压vvr1、vvr2和vvr3之后，可以执行编程循环pl1_2以改变未完全编程的存储单元的的阈值电压。可以在编程循环pl1_2中执行编程脉冲vpgm1_2。随后，可以施加编程验证电压vvr1、vvr2和vvr3。
在完全编程了与第一编程状态pv1对应的存储单元之后，可以执行编程循环pl2_1、...。可以在编程循环pl2_1中施加编程脉冲vpgm2_1。在施加编程脉冲vpgm2_1之后，可以施加与第二编程状态pv2和第三编程状态pv3对应的编程验证电压vvr2和vvr3。由于完全编程了与第一编程状态pv1对应的存储单元，所以可以不在编程循环pl2_1中施加与第一编程状态pv1对应的编程验证电压vvr1。可以重复编程循环，直到完成与第二编程状态pv2对应的存储单元的编程操作为止。
在编程了与第二编程状态pv2对应的存储单元之后，可以执行编程循环pl3_1、...。可以在编程循环pl3_1中施加编程脉冲vpgm3_1。在施加编程脉冲vpgm3_1之后，可以施加与第三编程状态pv3对应的编程验证电压vvr3。由于完全编程了与第一编程状态pv1和第二编程状态pv2对应的存储单元，所以以不在编程循环pl3_1中施加分别与第一编程状态pv1和第二编程状态pv2对应的程序验证电压vvr1和vvr2。可以重复上述编程循环，直到完成与第三编程状态pv3对应的存储单元的编程操作为止。
图7b是例示当施加了编程验证电压vvr1、vvr2和vvr3时执行过驱动操作的编程方法的时序图。图7b所示的编程循环pl1_1中的编程脉冲vpgm1_1可以按照与图7a所述相同的方式来施加。当施加编程验证电压时，也可以执行过驱动操作。换句话说，当施加与第一编程状态pv1对应的编程验证电压vvr1时，可以在预定周期期间首先施加具有比编程验证电压vvr1的过驱动电压电平大的过驱动电压电平vvi1的电压。另外，当施加与第二编程状态pv2对应的编程验证电压vvr2时，可以在预定周期期间施加具有比编程验证电压vvr2的过驱动电压电平大的过驱动电压电平vvi2的电压。当施加与第三编程状态pv3对应的编程验证电压vvr3时，可以在预定周期期间施加具有比编程验证电压vvr3的过驱动电压电平大的过驱动电压电平vvi3的电压。可以在不同的程序循环中施加相同的编程验证电压。
参照根据图5和图6进行的描述，可以通过利用如图7b所示的过驱动操作来减少编程验证时间。因此，可以减少整个编程时间，从而可以增大半导体存储装置的操作速度。
在根据实施方式的半导体存储装置及其操作方法中，当利用如图7b所示的过驱动电压时，可以基于半导体存储装置100的当前温度来确定过驱动设置参数。因此，可以根据温度变化来自适应地控制半导体存储装置100的过驱动操作。在根据实施方式的半导体存储装置及其操作方法中，当利用如图7b所示的过驱动电压时，可以基于编程操作期间所选存储单元的编程状态来确定过驱动设置参数。当执行编程循环时，可以自适应地控制半导体存储装置100的过驱动操作。因此，可以提高半导体存储装置100的操作速度。
图8是例示图1中所示的过驱动设置单元160_1的实施方式的框图。
参照图8，过驱动设置单元160_1可以包括温度检测单元161、设置参数存储单元163和设置参数确定单元165。温度检测单元161可以通过感测半导体存储装置100的温度来生成温度信息。换句话说，温度检测单元161可以包括设置在半导体存储装置100中或与半导体存储装置100相邻的温度传感器。
设置参数存储单元163可以利用操作电压来存储关于过驱动操作的多个设置参数。根据实施方式，设置参数存储单元163可以包括由预定范围内的温度值组成的查找表和与其对应的设置参数。存储在设置参数存储单元163中的设置参数可以包括在过驱动操作期间施加的过驱动电压的过驱动电压电平和执行过驱动操作的过驱动持续时间。
基于由温度检测单元161生成的温度信息，设置参数确定单元165可以将存储在设置参数存储单元163中的多个设置参数中的一个参数确定为操作电压的过驱动设置参数。设置参数确定单元165可以基于温度信息参照设置参数存储单元163来确定与对应温度对应的过驱动设置参数。例如，设置参数确定单元165可以基于温度信息来选择存储在设置参数存储单元163中的一个过驱动电压电平。另外，设置参数确定单元165可以基于温度信息来选择存储在设置参数存储单元163中的一个过驱动持续时间。
图1中所示的控制逻辑140可以基于由过驱动设置单元160_1确定的过驱动设置参数来控制地址解码器120在过驱动持续时间内施加具有比目标电压电平大的过驱动电压电平的操作电压。控制逻辑140可以控制地址解码器120在过驱动操作之后施加具有目标电压电平的操作电压。因此，施加至字线的操作电压可以从过驱动电压电平降低到目标电压电平。
将参照图9a至图10c来描述由过驱动设置单元160_1确定的过驱动设置参数和基于所确定的过驱动设置参数来执行的过驱动操作。
图9a、图9b和图9c是例示由过驱动设置单元确定过驱动电压电平的示图。
参照图9a，例示了根据实施方式的在半导体存储装置的编程操作期间施加的编程验证电压。例如，图9a中所示的编程验证电压可以是如图7b所示的在编程循环pl1_1中施加的编程验证电压。
首先，可以执行与编程循环pl1_1中的第一编程状态pv1对应的编程验证操作。可以在时间t1开始过驱动操作。可以向字线施加具有过驱动电压电平vvi1的电压。过驱动操作可能会持续到时间t2。可以在时间t2结束过驱动操作，并且可以施加具有编程验证电压vvr1的电压，该编程验证电压vvr1具有原始目标电压电平。字线的稳定时间可以随着过驱动电压电平vvi1与编程验证电压vvr1之间的差值δvov1的增大而减小。
在时间t3，可以结束针对第一编程状态pv1的编程验证操作，并且可以执行与第二编程状态pv2对应的编程验证操作。在时间t3，可以开始过驱动操作。因此，可以向字线施加具有过驱动电压电平vvi2的电压。过驱动操作可能会持续到时间t4。在时间t4，可以结束过驱动操作，并且可以施加具有编程验证电压vvr2的电压，该编程验证电压vvr2具有原始目标电压电平。字线的稳定时间可以随着过驱动电压电平vvi2与编程验证电压vvr2之间的差值δvov2的增大而减小。
在时间t5，可以结束针对第二程序状态pv2的编程验证操作，并且可以执行与第三编程状态pv3对应的编程验证操作。在时间t5，可以开始过驱动操作。因此，可以向字线施加具有过驱动电压电平vvi3的电压。过驱动操作可能会持续到时间t6。在时间t6，可以结束过驱动操作，并且可以施加具有编程验证电压vvr3的电压，该编程验证电压vvr3具有原始目标电压电平。字线的稳定时间可以随着过驱动电压电平vvi3与编程验证电压vvr3之间的差值δvov3的增大而减小。
根据实施方式的半导体存储装置的过驱动设置单元160_1可以基于半导体存储装置100的温度来确定在过驱动操作期间施加的电压的过驱动电压电平vvi1、vvi2和vvi3。例如，当半导体存储装置100的温度较低时，字线的稳定时间可能会相对增大。因此，为了抵消稳定时间的上述变化，当半导体存储装置100的温度降低时，如图9a中的虚线所示，过驱动电压电平vvi1、vvi2和vvi3可以分别增加到过驱动电压电平vvi1'、vvi2'和vvi3'。换句话说，当温度检测单元161的温度信息指示较低温度时，过驱动设置单元160_1的设置参数确定单元165可以将较高的电压电平确定为过驱动电压电平vvi1、vvi2和vvi3，并且当温度检测单元161的温度信息指示较高温度时，可以将较低的电压电平确定为过驱动电压电平vvi1、vvi2和vvi3。因此，即使当半导体存储装置100的温度降低时，也可以通过增大过驱动电压电平vvi1、vvi2和vvi3来维持字线相对于电压的较短稳定时间。因此，在半导体存储装置的编程操作期间，可以提高编程验证速度。另一方面，当半导体存储装置100的温度升高时，可以通过降低过驱动电压电平vvi1、vvi2和vvi3来维持字线电压的期望稳定时间。
参照图9a，所有过驱动电压电平vvi1、vvi2和vvi3都可以随温度降低而增大。然而，可以选择性地增大过驱动电压电平vvi1、vvi2和vvi3中的一个或两个。另选地，与图9a相反，过驱动电压电平可以随着温度降低而减小。
参照图9b，例示了根据实施方式的在半导体存储装置的编程操作期间施加的编程验证电压。例如，图9b中所示的编程验证电压可以是在如图7b所示的编程循环pl2_1中施加的编程验证电压。因此，可以不施加针对第一编程状态pv1的编程验证电压vvr1和过驱动电压电平vvi1。
首先，可以执行与编程循环pl2_1中的第二编程状态pv2对应的编程验证操作。可以在时间t7开始过驱动操作。可以向字线施加具有过驱动电压电平vvi2的电压。过驱动操作可能会持续到时间t8。在时间t8，可以结束过驱动操作，并且可以施加具有原始目标电压电平的编程验证电压vvr2。字线的稳定时间可以随着过驱动电压电平vvi2与编程验证电压vvr2之间的差值δvov2的增大而减小。
在时间t9，可以结束与第二编程状态pv2对应的编程验证操作，并且可以执行与第三编程状态pv3对应的编程验证操作。在时间t9，可以开始过驱动操作。可以向字线施加具有过驱动电压电平vvi3的电压。过驱动操作可能会持续到时间t10。在时间t10，可以结束过驱动操作，并且可以施加具有原始目标电压电平的编程验证电压vvr3。字线的稳定时间可以随着过驱动电压电平vvi3与编程验证电压vvr3之间的差值δvov3的增大而减小。
当半导体存储装置100的温度较低时，字线的稳定时间可能会增大。因此，为了抵消稳定时间的上述变化，当半导体存储装置100的温度降低时，如图9b中的虚线所示，过驱动电压电平vvi2和vvi3可以分别增加到过驱动电压电平vvi2'和vvi3'。因此，即使当半导体存储装置100的温度降低时，也可以通过增大过驱动电压电平vvi2和vvi3来维持相对于字线电压的较短稳定时间。
图9b例示了过驱动电压电平vvi2和vvi3二者随着温度的降低而增大。然而，可以选择性地选择过驱动电压电平vvi2和vvi3中的一个。另选地，与图9a相反，过驱动电压电平可能会随着温度的降低而减小。
参照图9c，例示了根据实施方式的在半导体存储装置的编程操作期间施加的编程验证电压。例如，图9c中所示的编程验证电压可以是在图7b中所示的编程循环pl3_1中施加的编程验证电压。因此，可以不施加针对第一编程状态pv1和第二编程状态pv2的编程验证电压vvr1和vvr2以及具有与其对应的过驱动电压电平vvi1和vvi2的电压。
在时间t11，可以执行与第三编程状态pv3对应的编程验证操作。在时间t11，可以开始过驱动操作。因此，可以向字线施加具有过驱动电压电平vvi3的电压。过驱动操作可能会持续到时间t12。在时间t12，可以结束过驱动操作，并且可以施加具有原始目标电压电平的编程验证电压vvr3。字线的稳定时间可以随着过驱动电压电平vvi3与编程验证电压vvr3之间的差值δvov3的增大而减小。
当半导体存储装置100的温度较低时，字线的稳定时间可能会增大。因此，为了抵消稳定时间的上述变化，当半导体存储装置100的温度降低时，如图9c中的虚线所示，过驱动电压电平vvi3可能会增加到过驱动电压电平vvi3'。因此，即使当半导体存储装置100的温度降低时，也可以通过增大过驱动电压电平vvi3来维持字线电压的较短稳定时间。
图9a至图9c例示了基于半导体存储装置100的温度来改变过驱动电压电平的实施方式。根据实施方式，可以基于半导体存储装置100的温度来改变执行过驱动操作的过驱动持续时间。下面将参照图10a至图10c来描述改变过驱动持续时间的操作。
图10a、图10b和图10c是例示由过驱动设置单元来确定过驱动持续时间的示图。
参照图10a，例示了根据实施方式的在半导体存储装置的编程操作期间施加的编程验证电压。更具体地，图10a中所示的编程验证电压可以是在图7b中所示的编程环路pl1_1中施加的编程验证电压。
首先，可以执行与编程循环pl1_1中的第一编程状态pv1对应的编程验证操作。可以在时间t13开始过驱动操作。可以向字线施加具有过驱动电压电平vvi1的电压。过驱动操作可能会持续到时间t14。可以在时间t14结束过驱动操作，并且可以施加具有原始目标电压电平的编程验证电压vvr1。
在时间t16，可以结束针对第一编程状态pv1的编程验证操作，并且可以执行与第二编程状态pv2对应的编程验证操作。在时间t16，可以开始过驱动操作。因此，可以向字线施加具有过驱动电压电平vvi2的电压。过驱动操作可能会持续到时间t17。在时间t17，可以结束过驱动操作，并且可以施加具有原始目标电压电平的编程验证电压vvr2。
在时间t19，可以结束针对第二程序状态pv2的编程验证操作，并且可以执行与第三编程状态pv3对应的编程验证操作。在时间t19，可以开始过驱动操作。因此，可以向字线施加具有过驱动电压电平vvi3的电压。过驱动操作可能会持续到时间t20。在时间t20，可以结束过驱动操作，并且可以施加具有原始目标电压电平的编程验证电压vvr3的电压。
在根据实施方式的半导体存储装置中，过驱动设置单元160_1的设置参数确定单元165可以基于由温度检测单元161生成的温度信息来确定执行过驱动操作的过驱动持续时间。
例如，当半导体存储装置100的温度较低时，字线的稳定时间可能会增大。因此，为了抵消稳定时间的上述变化，当半导体存储装置100的温度降低时，如图10a中的虚线所示，过驱动持续时间可以增大。换句话说，当半导体存储装置100的温度降低时，结束过驱动操作的时间可以分别从时间t14、t17和t20延迟至时间t15、t18和t21。因此，由于执行过驱动操作的持续时间增大，所以可以抵消由半导体存储装置100的温度降低所引起的稳定时间的增大。
另一方面，当半导体存储装置100的温度升高时，可以通过确定较短的过驱动持续时间来维持字线电压的期望稳定时间。
图10a例示了当延迟结束过驱动操作的所有时间。然而，可以选择性地延迟结束过驱动操作的时间t14、t17和t20中的一个或两个。另选地，可以提前结束过驱动操作的时间。当温度降低时，可以减小执行过驱动操作的持续时间。
参照图10b，例示了根据实施方式的在半导体存储装置的编程操作期间施加的编程验证电压。例如，图10b中所示的编程验证电压可以是在图7b中所示的编程循环pl2_1中施加的编程验证电压。
可以执行与编程循环pl2_1中的第二编程状态pv2对应的编程验证操作。可以在时间t22开始过驱动操作。因此，可以向字线施加具有过驱动电压电平vvi2的电压。过驱动操作可能会持续到时间t23。在时间t23，可以结束过驱动操作，并且可以施加具有原始目标电压电平的编程验证电压vvr2。
在时间t25，可以结束与第二编程状态pv2对应的编程验证操作，并且可以执行与第三编程状态pv3对应的编程验证操作。在时间t25，可以开始过驱动操作。因此，可以向字线施加具有过驱动电压电平vvi3的电压。过驱动操作可能会持续到时间t26。在时间t26，可以结束过驱动操作，并且可以施加具有原始目标电压电平的编程验证电压vvr3。
当半导体存储装置100的温度较低时，字线的稳定时间可能会增大。因此，为了抵消稳定时间的上述变化，当半导体存储装置100的温度降低时，如图10b中的虚线所示，可以增大过驱动持续时间。换句话说，当半导体存储装置100的温度降低时，结束过驱动操作的时间可以分别从时间t23和t26延迟至时间t24和t27。因此，可以增大执行过驱动操作的持续时间，使得可以抵消由半导体存储装置100的温度降低所引起的稳定时间的增大。
参照图10b，结束过驱动操作的所有时间随着温度的降低而延迟。然而，可以选择性地延迟结束过驱动操作的时间t23和t25中的一个。另选地，可以提前结束过驱动操作的时间。因此，当温度降低时，可以减小执行过驱动操作的持续时间。
参照图10c，例示了根据实施方式的在半导体存储装置的编程操作期间施加的编程验证电压。例如，图10c中所示的编程验证电压可以是在图7b中所示的编程循环pl3_1中施加的编程验证电压。
可以执行与编程循环pl3_1中的第三程序状态pv3对应的编程验证操作。在时间t28，可以开始过驱动操作。因此，可以向字线施加具有过驱动电压电平vvi3的电压。过驱动操作可能会持续到时间t29。在时间t29，可以结束过驱动操作，并且可以施加具有原始目标电压电平的程序验证电压vvr3。
当半导体存储装置100的温度较低时，字线的稳定时间可能会增大。因此，为了抵消稳定时间的上述变化，当半导体存储装置100的温度降低时，如图10c中的虚线所示，可以增大过驱动持续时间。换句话说，当半导体存储装置100的温度降低时，结束过驱动操作的时间可以从时间t29延迟到时间t30。因此，可以增大执行过驱动操作的持续时间，使得可以抵消由半导体存储装置100的温度降低所引起的稳定时间的增大。
图11是例示根据实施方式的操作半导体存储装置的方法的流程图。参照图11，例示了参照图8至图10所述的相同操作方法。根据实施方式的操作半导体存储装置的方法可以包括：在步骤s110，接收用于操作半导体存储装置的操作命令；在步骤s130，检测半导体存储装置的当前温度以生成温度信息；在步骤s150，基于温度信息确定与操作命令有关的操作电压的过驱动设置参数；在步骤s170，基于所确定的过驱动设置参数，施加具有比目标电压电平大的过驱动电压电平的操作电压；以及在步骤s190，通过降低过驱动电压电平来施加具有目标电压电平的操作电压。
在步骤s110，可以接收用于操作半导体存储装置的操作命令。根据实施方式，操作命令可以是编程命令。根据实施方式，操作命令可以是读取命令。下面参照图13a和图13b来描述接收到读取命令时的操作方法。
在步骤s130，温度信息可以由包括在半导体存储装置中或与半导体存储装置相邻的温度传感器生成的。换句话说，温度信息可以由图8中所示的温度检测单元161生成。
在步骤s150，基于温度信息，可以确定与操作命令有关的操作电压的过驱动设置参数。根据实施方式，过驱动设置参数可以是过驱动电压电平。如参照图9a至图9c所述，可以确定或改变过驱动电压电平。根据实施方式，过驱动设置参数可以是过驱动持续时间。如参照图10a至图10c所述，可以确定或改变过驱动持续时间。
在步骤s170，基于所确定的过驱动设置参数，可以施加具有比目标电压电平大的过驱动电压电平的操作电压。通过在步骤s170施加操作电压，可以降低字线电压的稳定时间。
在结束过驱动操作之后，在步骤s190，可以施加从过驱动电压电平降低的具有目标电压电平的操作电压。
图12a、图12b和图12c是例示确定图11中所示的过驱动设置参数的操作的实施方式的流程图。
参照图12a，在步骤s150确定过驱动设置参数可以包括：在步骤s210，基于温度信息参照设置参数存储单元163，以及在步骤s220，确定过驱动电压电平。因此，如参照图9a至图9c所述，可以基于半导体存储装置100的当前温度来确定或改变过驱动电压电平。
参照图12b，在步骤s150确定过驱动设置参数可以包括：在步骤s211，基于温度信息，参照设置参数存储单元163，以及在步骤s221，确定过驱动持续时间。因此，如参照图10a至图10c所述，可以基于半导体存储装置100的当前温度来确定或改变过驱动持续时间。
参照图12c，在步骤s150确定过驱动设置参数可以包括：在步骤s212，基于温度信息，参照设置参数存储单元163，以及在步骤s222，确定过驱动电压电平和过驱动持续时间。因此，可以确定或改变过驱动电压电平和过驱动持续时间二者。参照图9a至图10c，例示了仅确定过驱动电压电平的实施方式或仅确定过驱动持续时间的实施方式。然而，如图12c所示，基于半导体存储装置100的当前温度，可以确定或改变过驱动电压和过驱动持续时间二者。
图13a是例示一般半导体存储装置的读取方法的时序图。
图13b是例示根据实施方式的半导体存储装置的读取方法的时序图。
图13a例示了不执行过驱动操作的一般读取方法。可以在时间t31向所选字线施加第一读取电压vrd1。可以在时间t32施加第二读取电压vrd2。可以在时间t33施加第三读取电压vrd3。在如上所述的一般读取操作期间，由于当施加至具有较大负载的字线的读取电压增大时稳定时间增大，所以可以减小读取速度。
参照图13b，例示了包括过驱动操作的读取操作。可以在时间t34向所选字线施加过驱动电压vri1。可以在时间t35结束过驱动操作，并且可以施加具有原始目标电压电平的第一读取电压vrd1。字线的稳定时间可以随着过驱动电压vri1与第一读取电压vrd1之间的差值δvor1的增大而减小。
在时间t36，可以向所选字线施加过驱动电压vri2。可以在时间t37结束过驱动操作，并且可以施加具有原始目标电压电平的第二读取电压vrd2。字线的稳定时间可以随着过驱动电压vri2与第二读取电压vrd2之间的差值δvor2的增大而减小。
在时间t38，可以向所选字线施加过驱动电压vri3。可以在时间t39结束过驱动操作，并且可以施加具有原始目标电压电平的第二读取电压vrd3。字线的稳定时间可以随着过驱动电压vri3与第三读取电压vrd3之间的差值δvor3的增大而减小。
以上参照图9a至图9c描述了在编程验证操作中利用过驱动操作的半导体存储装置。下面参照图13b描述在读取操作期间利用过驱动操作的半导体存储装置及其操作方法。与参照图9a至图9c进行的描述类似，根据实施方式的半导体存储装置的过驱动设置单元160_1可以基于半导体存储装置100的温度来确定在过驱动操作期间施加的电压的过驱动电压电平vri1、vri2和vri3。例如，当半导体存储装置100的温度较低时，字线的稳定时间可能会增大。因此，为了抵消稳定时间的上述变化，当半导体存储装置100的温度降低时，如图13b中的虚线所示，过驱动电压电平vri1、vri2和vri3可以分别增加到过驱动电压电平vri1'、vri2'和vri3'。
换句话说，当由温度检测单元161生成的温度信息指示较低温度时，过驱动设置单元160_1的设置参数确定单元165可以将较高的电压电平确定为过驱动电压电平vri1、vri2和vri3。当由温度检测单元161生成的温度信息指示较高温度时，过驱动设置单元160_1的设置参数确定单元165可以将较低的电压电平确定为过驱动电压电平vri1、vri2和vri3。因此，即使当半导体存储装置100的温度降低时，也可以通过增大过驱动电压电平vri1、vri2和vri3来维持字线电压的较短稳定时间。因此，可以增大半导体存储装置的读取操作期间的操作速度。另一方面，当半导体存储装置100的温度升高时，可以通过减小过驱动电压电平vri1、vri2和vri3来维持字线电压的期望稳定时间。
图13b例示了在读取操作期间基于半导体存储装置100的温度来改变过驱动电压电平的实施方式。然而，与参照图10a至图10c进行的描述类似，可以在读取操作期间基于半导体存储装置100的温度来改变过驱动持续时间。
图14是例示图1中所示的过驱动设置单元160的实施方式(160_2)的框图。
参照图14，过驱动设置单元160_2可以包括编程状态检测单元162、设置参数存储单元164和设置参数确定单元166。
编程状态检测单元162可以在编程操作期间检测编程状态。例如，编程状态检测单元162可以检测联接至所选字线的存储单元当中的与预定编程状态对应的所有存储单元是否被完全编程。如参照图7a和图7b所述，在与第一编程状态pv1对应的存储单元被完全编程之后，可以执行编程循环pl2_1、...。在与第二编程状态pv2对应的存储单元被完全编程之后，可以执行编程循环pl3_1、...。编程状态检测单元162可以每次在完成编程循环时都检测与第一编程状态pv1对应的存储单元是否被完全编程。另外，编程状态检测单元162可以每次在完成编程循环时都检测与第二编程状态pv2对应的存储单元是否被完全编程。
设置参数存储单元164可以利用编程验证电压来存储关于过驱动操作的多个设置参数。根据实施方式，设置参数存储单元164可以包括关于针对预定编程状态的编程操作是否完成的信息和包括与其对应的设置参数的查找表。存储在设置参数存储单元164中的设置参数可以包括在过驱动操作期间施加的具有过驱动电压电平的电压和执行过驱动操作的过驱动持续时间。
设置参数确定单元166可以基于由编程状态检测单元162检测到的编程状态来将存储在设置参数存储单元164中的多个设置参数中的一个确定为操作电压的过驱动设置参数。设置参数确定单元166可以基于编程状态信息参照设置参数存储单元164来确定与编程状态信息对应的过驱动设置参数。例如，设置参数确定单元166可以基于编程状态信息来选择存储在设置参数存储单元164中的一个过驱动电压。另外，设置参数确定单元166可以基于编程状态信息来选择存储在设置参数存储单元164中的一个过驱动持续时间。
图1中所示的控制逻辑140可以基于由过驱动设置单元160_2确定的过驱动设置参数来控制地址解码器120在过驱动持续时间期间施加具有比目标电压电平大的过驱动电压电平的操作电压。控制逻辑140可以控制地址解码器120在执行过驱动操作之后施加具有目标电压电平的操作电压。因此，施加至字线的操作电压可以从过驱动电压电平降低到目标电压电平。
以下参照图15和图16来描述由过驱动设置单元160_2确定的过驱动设置参数和使用所确定的过驱动设置参数执行的过驱动操作。
图15是例示由过驱动设置单元确定过驱动电压电平的示图。
参照图15，在根据实施方式的半导体存储装置的编程方法中，可以执行编程循环pl1_1、pl1_2、...、pl2_1、...和pl3_1、...。通过上述编程循环中的编程循环pl1_1、pl1_2、...，可以完全编程与第一编程状态pv1对应的存储单元。另外，通过编程循环pl2_1、...，可以完全编程与第二编程状态pv2对应的存储单元。另外，通过编程循环pl3_1、...，可以完全编程与第三编程状态pv3读音的存储单元。
参照图15，可以在编程循环pl1_1中施加编程脉冲vpgm1_1。在施加编程脉冲vpgm1_1之后，可以施加编程验证电压vvr1、vvr2和vvr3。由于执行了过驱动操作，所以可以首先施加过驱动电压电平vvi1、vvi2和vvi3中的每一个。在施加编程验证电压vvr1、vvr2和vvr3之后，可以执行编程循环pl1_2以改变未完全编程的存储单元的阈值电压。可以在编程循环pl1_2中施加编程脉冲vpgm1_2。随后，可以施加过驱动电压电平vvi1、vvi2和vvi3以及编程验证电压vvr1、vvr2和vvr3。
在完全编程了与第一编程状态pv1对应的存储单元之后，可以执行编程循环pl2_1、...。图14中所示的编程状态检测单元162可以检测出完全编程了与第一编程状态pv1对应的存储单元。因此，参照设置参数存储单元164，设置参数确定单元166可以响应于与第一编程状态pv1对应的编程操作的完成来确定过驱动设置参数。例如，当完成了与第一编程状态pv1对应的编程操作时，如图15所示，可以降低过驱动电压电平以控制稳定时间。换句话说，当完全编程了与第一编程状态pv1对应的存储单元时，可以将与第二编程状态pv2和第三编程状态pv3对应的编程验证电压vvr2和vvr3的过驱动电压电平vvi2和vvi3分别降低至电压电平vvi2"和vvi3"。在示例中，与图15相反，,可以增大过驱动电压电平。换句话说，当完全编程了与第一编程状态pv1对应的存储单元时，可以增大与与第二编程状态pv2和第三编程状态pv3对应的编程验证电压vvr2和vvr3的过驱动电压电平vvi2和vvi3。
在完全编程了与第二编程状态pv2对应的存储单元之后，可以执行编程循环pl3_1、...。类似地，当完全编程了与第二编程状态pv2对应的存储单元时，可以将与第三编程状态pv3对应的编程验证电压vvr3的过驱动电压电平vvi3"降低至电压电平vvi3″′。另外，与图15相反，当完全编程了与第二编程状态pv2对应的存储单元时，可以增大与第三编程状态pv3对应的编程验证电压vvr3的过驱动电压电平vvi3"。
参照图15，在根据实施方式的半导体存储装置中，在联接至所选字线的存储装置的编程操作期间，当完成与预定编程状态对应的存储单元的编程操作时，可以改变过驱动电压电平。因此，可以在执行编程时自适应地控制过驱动操作。因此，可以提高半导体存储装置的操作速度。
图15例示了当基于所选存储单元的编程状态来完全编程与预定编程状态对应的存储单元时降低针对编程验证的过驱动电压电平的实施方式。然而，尽管图15中未例示，但实施方式还可以包括当完全编程与预定编程状态对应的存储单元时增大针对编程验证的过驱动电压电平的示例。
图16是例示由过驱动设置单元来确定过驱动持续时间的示图。
参照图16，在根据实施方式的半导体存储装置的编程方法中，可以执行编程循环pl1_1、pl1_2、...、pl2_1、...和pl3_1、...。通过上述编程循环当中的编程循环pl1_1、pl1_2、...，可以完全编程与第一编程状态pv1对应的存储单元。另外，通过编程循环pl2_1、...，可以完全编程与第二编程状态pv2对应的存储单元。另外，可以通过编程循环pl3_来完全编程与第三编程状态pv3对应的存储单元。
参照图16，可以在编程循环pl1_1中施加编程脉冲vpgm1_1。在施加编程脉冲vpgm1_1之后，可以施加编程验证电压vvr1、vvr2和vvr3。由于执行了过驱动操作，所以可以分别在过驱动持续时间δto1、δto2和δto3期间首先施加具有过驱动电压电平vvi1、vvi2和vvi3的电压。在施加编程验证电压vvr1、vvr2和vvr3之后，可以执行编程循环pl1_2以改变未完全编程的存储单元的阈值电压。可以在编程循环pl1_2中施加编程脉冲vpgm1_2。随后，可以施加过驱动电压电平vvi1、vvi2和vvi3以及编程验证电压vvr1、vvr2和vvr3。
在完全编程了与第一编程状态pv1对应的存储单元之后，可以执行编程循环pl2_1、...。图14中所示的编程状态检测单元162可以检测出完全编程了与第一编程状态pv1对应的存储单元。因此，参照设置参数存储单元164，设置参数确定单元166可以响应于与第一编程状态pv1对应的编程操作的完成来确定过驱动设置参数。例如，当完成了与第一编程状态pv1对应的编程操作时，如图16所示，可以减小过驱动持续时间以控制稳定时间。换句话说，当完全编程了与第一编程状态pv1对应的存储单元时，可以分别将与第二编程状态pv2和第三编程状态pv3对应的编程验证电压vvr2和vvr3的过驱动持续时间δto2和δto3减小至时间δto2'和δto3'。根据实施方式，与图16相反，当完全编程了与第一编程状态pv1对应的存储单元时，可以增大与第二编程状态pv2和第三编程状态pv3对应的编程验证电压vvr2和vvr3的过驱动持续时间δto2和δto3。
在完全编程了与第二编程状态pv2对应的存储单元之后，可以执行编程循环pl3_1、...。类似地，当完全编程了与第二编程状态pv2对应的存储单元时，可以将与第三编程状态pv3对应的编程验证电压vvr3的过驱动持续时间δto3″减小至时间δto3″′。根据实施方式，当完全编程了与第二编程状态pv2对应的存储单元时，可以增大与第三编程状态pv3对应的编程验证电压vvr3的过驱动持续时间δto3″。
如图16所示，在根据实施方式的半导体存储装置中，在联接至所选字线的存储装置的编程操作期间，当完成与预定编程状态对应的存储单元的编程操作时，可以改变过驱动持续时间。因此，可以在执行编程时自适应地控制过驱动操作。因此，可以提高半导体存储装置的操作速度。
图16例示了当基于所选存储单元的编程状态而完全编程与预定编程状态对应的存储单元时减小针对编程验证的过驱动持续时间的实施方式。然而，尽管图16中例示，但实施方式还包括当完全编程与预定编程状态对应的存储单元时增大编程验证的过驱动持续时间的示例。
图17是例示根据实施方式的操作半导体存储装置的方法的流程图。
参照图17，根据实施方式的操作半导体存储装置的方法可以参考参照图14至图16所述的实施方式。例如，根据实施方式的操作半导体存储装置的方法可以包括：在步骤s310，接收用于半导体存储装置的编程操作的编程命令，以及在步骤s330，基于所选存储单元的编程状态利用具有过驱动电压电平的编程验证电压来执行编程操作。下面参照图18描述基于所选存储单元的编程状态执行利用具有过驱动电压电平的编程验证电压来执行的编程操作的步骤s330的实施方式。
图18是例示如图17所示的利用具有过驱动电压电平的验证电压进行的编程操作的流程图。
参照图18，为了利用具有过驱动电压电平的编程验证电压来执行编程操作，在步骤s410，可以利用具有过驱动电压电平的验证电压来执行编程循环。例如，在步骤s410，可以执行如图15和图16所示的编程循环pl1_1、pl1_2、...中的一个。
随后，在步骤s430，可以确定是否完成了针对第i编程状态的编程操作。例如，在步骤s430，可以确定是否完成了针对第一编程状态pv1的编程操作。当未完成针对第一编程状态pv1的编程操作时，处理流程进行到步骤s410以重复编程循环。
当完成了针对第i编程状态的编程操作时，在步骤s450，可以确定是否完成了关于所有的所选存储单元的编程操作。当完成了所有的所选存储单元的编程操作时，可以结束编程操作。另一方面，当未完成所有的所选存储单元的编程操作时，在步骤s470，可以改变第(i+1)编程验证电压到第k编程验证电压的过驱动设置参数，其中，k可以是2或更大的自然数，并且i可以是大于1且小于k的自然数。例如，当包括在存储单元阵列110中的存储单元为mlc时，k可以是3，i可以是1或2。在示例中，当包括在存储单元阵列110中的存储单元为tlc时，k可以是7，i可以是1到6中的一个。在示例中，当包括在存储单元阵列110中的存储单元为qlc时，k可以是15，i可以是1到14中的一个。
例如，当完成了针对第一编程状态pv1的编程操作时，可以改变过驱动电压电平，如图15所示，或者可以改变过驱动持续时间，如图16所示。
如图17和图18所示，在根据实施方式的半导体存储装置的编程方法中，可以在执行编程操作时自适应地控制过驱动操作。因此，可以提高半导体存储装置的操作速度。
图19是例示包括图1中所示的半导体存储装置100的存储系统1000的框图。在实施方式中，例如，半导体装置可以包括存储系统1000。
参照图19，根据实施方式的存储系统1000可以包括半导体存储装置100和控制器1100。由于半导体存储装置100可以与参照图1所述的半导体存储装置相同，所以将省略其描述。
控制器1100可以联接至主机和半导体存储装置100，并且响应于来自主机的请求而接入半导体存储装置100。例如，控制器1100可以控制半导体存储装置100的读取、写入、擦除和后台操作。控制器1100可以被配置为提供半导体存储装置100与主机之间的接口。控制器1100可以被配置为驱动用于控制半导体存储装置100的固件。
控制器1100可以包括随机存取存储器(ram)1110、处理单元1120、主机接口1130、存储器接口1140和纠错块1150。ram1110可以用作处理单元1120的操作存储器、半导体存储装置100与主机之间的高速缓冲存储器、以及半导体存储装置100与主机之间的缓冲存储器。另外，控制器1100可以在读取操作期间临时地存储从主机提供的编程数据。
主机接口1130可以与主机接口交互，以在主机与控制器1100之间执行数据交换。例如，控制器1100可以通过以下各种接口协议与主机通信：包括通用串行总线(usb)协议、多媒体卡(mmc)协议、外围组件互连(pci)协议、pci快速(pci-express,pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机小型接口(scsi)协议、增强型小型磁盘接口(esdi)协议、集成驱动电子(ide)协议、专用协议或其组合。
存储器接口1140可以与半导体存储装置100交互。例如，存储器接口1140可以包括nand接口或nor接口。
纠错块1150可以通过利用纠错码(ecc)来检测并校正从半导体存储装置100读取的数据中的错误。处理单元1120可以基于纠错块1150的错误检测结果来控制读取电压并执行重新读取操作。根据实施方式，纠错块可以被设置为控制器1100的组件。
控制器1100和半导体存储装置100可以集成在单个半导体装置中。根据实施方式，控制器1100和半导体存储装置100可以集成在单个半导体装置中，以形成诸如个人计算机存储卡国际协会(pcmcia)、紧凑型闪存卡(cf)、智能媒体卡(smc)、存储棒、多媒体卡(mmc、rs-mmc或mmc微型卡)、sd卡(sd、迷你sd、微型sd或sdhc)、通用闪速存储装置(ufs)等这样的存储卡
控制器1100和半导体存储装置100可以集成在单个半导体装置中以形成固态驱动器(ssd)。ssd可以包括用于将数据存储在半导体存储装置中的存储装置。当存储器系统1000用作ssd时，可以显著地提高联接至存储系统1000的主机的操作速率。
在示例中，存储系统1000可以用作以下各种电子装置中的几种元件中的一种：诸如计算机、超级移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航装置、黑匣子、数字相机、三维电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、用于在无线环境中发送/接收信息的装置、用于家庭网络的装置、用于计算机网络的装置、用于远程信息处理网络的装置、rfid设备、用于计算系统的其它装置。
根据实施方式的示例，半导体存储装置100或存储系统1000可以以各种形式来封装。例如，半导体存储装置100或存储系统1000可以通过以下各种方法来封装：诸如堆叠式封装(pop)、球栅阵列(bga)、芯片级封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插封装(pdip)、窝伏尔组件内裸片(dieinwafflepack)、晶圆形式裸片、板上芯片(cob)、陶瓷双列直插封装(cerdip)、塑料标准四边扁平封装(mqfp)、薄型四方扁平封装(tqfp)、小外形集成电路(soic)、收缩型小外形封装(ssop)、薄型小外形封装(tsop)、系统级封装(sip)、多芯片封装(mcp)、晶圆级制造封装(wfp)、晶圆级处理堆叠封装(wsp)等。
图20是例示图19中所示的存储系统1000的应用示例(2000)的框图。
参照图20，存储系统2000可以包括半导体存储装置2100和控制器2200。半导体存储装置2100可以包括多个半导体存储芯片。多个半导体存储芯片可以分成组。在实施方式中，例如，半导体装置可以包括存储系统2000。
图20例示了通过第一通道ch1至第k通道chk与控制器2200通信的多个组。每个半导体存储芯片均可以按照与参照图1所述的一种半导体存储装置100基本上相同的方式来配置和操作。
每个组均可以通过单个公共通道与控制器2200进行通信。控制器2200可以按照参照图1所述的控制器1100基本上相同的方式来配置，并且可以被配置为通过多个第一通道ch1至第k通道chk来控制半导体存储装置2100的多个存储芯片。
图21是例示具有参照图20所述的存储系统的计算系统3000的框图。在实施方式中，例如，半导体装置可以包括计算系统3000。
计算系统3000可以包括中央处理单元3100、随机存取存储器(ram)3200、用户接口3300、电源340、系统总线3500和存储系统2000。
存储系统2000可以通过系统总线3500电连接至中央处理单元3100、ram3200、用户接口3300和电源3400。可以将通过用户接口3300提供的或通过中央处理单元3100处理的数据存储在存储系统2000中。
参照图21，半导体存储装置2100可以通过控制器2200联接至系统总线3500。然而，半导体存储装置2100可以直接联接至系统总线3500。中央处理器3100和ram3200可以执行控制器2200的功能。
参照图21，可以提供图20中所示的存储系统2000。然而，存储系统2000可以用参照图19所述的存储系统1000来代替。根据实施方式，计算系统3000可以包括分别参照图19和图20所述的存储系统1000和存储系统2000。
根据实施方式，可以提供具有改进的操作特性的半导体存储装置。
根据实施方式，可以提供操作具有改进的操作特性的半导体存储装置的方法。
本说明书可以提供一种新的操作方法和与存储阵列的改变结构相一致以增加集成度的用于实现该操作方法的电路，从而增加操作特性和可靠性。
相关申请的交叉引用
本申请要求于2017年1月11日在韩国知识产权局提交的韩国专利申请第10-2017-0004205号的优先权，将其全部公开内容通过引用结合于此。