一种MRAM芯片的阵列结构的制作方法

本发明属于半导体芯片存储器领域，尤其涉及一种mram芯片的阵列结构。

背景技术：

磁性随机存储器(mram)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被无限次的重复写入。mram可以像sram/dram一样快速随机读写，还可以像flash闪存一样在断电后永久保留数据。

mram具有很好的经济性和性能，它的单位容量占用的硅片面积比sram有很大的优势，比在此类芯片中经常使用的norflash也有优势，比嵌入式norflash的优势更大。mram读写时延接近最好的sram，功耗则在各种内存和存储技术最好；而且mram与标准cmos半导体工艺兼容，dram以及flash与标准cmos半导体工艺不兼容；mram还可以和逻辑电路集成到一个芯片中。

mram基于mtj(磁性隧道结)结构。由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1所示：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是mtj的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，后一种情况电阻高。

读取mram的过程就是对mtj的电阻进行测量。写mram使用比较新的stt-mram技术使用比读更强的电流穿过mtj进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。

如图2所示，每个mram的存储单元由一个mtj和一个nmos管组成。每一个存储单元需要连接三根线：

●mos管的gate连接到芯片的wordline(字线)负责接通或切断这个单元，

●mos管的一极连在sourceline(源极线)上

mos管的另一极和mtj的一极相连，mtj的另一极连在bitline(位线)上。

如图3所示，一个mram芯片由一个或多个mram存储单元的阵列组成，每个阵列有若干外部电路，如：

●行地址解码器：把收到的地址变成wordline的选择

●列地址解码器：把收到的地址变成bitline的选择

●读写控制器：控制bitline上的读(测量)写(加电流)操作

●输入输出控制：和外部交换数据

mram芯片的核心部分是存储单元阵列。阵列有着不同的布局方式。

(1)bitline和sourceline平行布局

如图4所示，该布局中一个阵列中的字线和位线互相垂直。相对简单的设计是位线和源极线平行。写操作比较容易，字线拉高打开一行存储单元，然后根据每一个单元写入0或1的需求，分别在位线或源极线上加高电位。

这种方法虽然简单，但布板通常占用比较大的面积，芯片成本高。

(2)bitline和sourceline垂直布局

如图5所示，bl(bitline)和sl(sourceline)垂直的布局，有利于缩小每个存储单元所占的芯片面积，降低成本。两个相邻的nmos管共用一个源极，大幅度节省了面积。写操作的控制更复杂一些。

如图6所示，这种布局的nmos管建筑在p型基底上的n型掺杂区上，称为有源区(activearea)。由多晶硅(浅灰色)制成的字线隔着氧化层跨越分割成源极区和漏极区，源极线通常在通过接触点源极区相连的第一层金属上实现。mtj需要和漏极相连，所以第一层金属上必须有一片金属通过接触点与漏极区相连。mtj将建筑在这层金属之上，也可能建筑在更高层，通过多层过孔和金属片于这片金属相连。

随着mram技术不断进步，其他制约密度的因素消除后，该布局将会限制mram存储单元无法再做小，制约密度的进一步提高，具体表现如下：

当前最先进的半导体工艺金属层是由铜制成的。铜工艺要求每一个金属片，包括上述连接漏极的金属片有最小的面积，这个最小的面积，加上对金属片之间包括金属片和源极线之间的最小距离的规定，限制了mram存储单元无法再做小，密度无法进一步提高。

技术实现要素：

针对现有技术的上述缺陷，本发明的目的在于提供一种mram芯片的阵列结构，利用有源区(activearea)导电的特质制成源极线，能够有效提升mram的密度。

为实现上述目的，本发明提供了一种mram芯片的阵列结构，所述阵列结构包括有源区、字线、源极线、mtj和位线；

所述有源区和所述字线跨越的栅极区域组成nmos管，所述nmos管建筑在p型基底上的n型掺杂区的有源区上；所述字线跨越所述有源区，并将所述有源区分割成源极区和漏极区；所述mtj的底部与所述漏极区相连，顶部与所述位线相连，所述位线与所述字线垂直；

同一条字线连接的多个存储单元为一行，共用同一条所述字线的同一行多个存储单元中相邻的两个存储单元的所述源极区扩展依次连接形成所述源极线；每两个由所述字线连接的行，相邻的所述nmos管共用一个所述源极区，两行共用一条所述源极线。

进一步地，所述有源区的电阻上面具有降低电阻的涂层。

进一步地，所述涂层为silicide。

进一步地，所述阵列还包括金属源极线，所述金属源极线通过接触点与所述源极线相连。

进一步地，所述金属源极线与所述字线垂直。

本发明公开的mram芯片的阵列结构利用有源区制成源极线，使得mram存储单元变小，有效地提高了mram存储芯片的密度。

附图说明

图1是现有技术mtj示意图。

图2是现有技术mram存储单元架构示意图。

图3是现有技术mram芯片架构图。

图4是现有技术bitline和sourceline平行布局结构示意图。

图5是现有技术bitline和sourceline垂直布局结构示意图。

图6是本发明一较佳实施例的一种mram芯片的阵列结构示意图。

图7是本发明另一较佳实施的mram芯片的具有接触点金属源极线的阵列结构示意图。

图8是本发明一较佳实施例的一种mram芯片的金属源极线和字线垂直的阵列结构示意图。

具体实施方式

下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

如图6所示，一种mram芯片的阵列结构，包括有源区1(图6中所有灰色部分)、字线2、mtj3、源极线4和位线5。

有源区1和字线2跨越的栅极区域组成nmos管，所述nmos管筑在p型基底上的n型掺杂区的有源区1上。

字线2跨越有源区，并将有源区1分割成源极区6和漏极区。

mtj3的底部与所述漏极区相连，顶部于与位线5相连，位线5与字线2垂直。

每个mram的存储单元包括一个mtj和一个nmos管，同一条字线2连接的多个存储单元为一行，共用同一个字线2的同一行的相邻的两个单元的源极区6扩展连接起来，同一行多个单元按照该方法连接起来，形成源极线4。每两个由字线2连接的行，相邻的nmos管共用一个源极区6，两行共用一条源极线4。

由于有源区电阻比较大，可以在它上面增加降低电阻的涂层，涂层可以是硅化物silicide。

在本发明较佳实施例中，如图7和图8所示，由于有源区的电阻比较大，可以隔开一段距离加接触点7连接金属源极线8，金属源极线8通过接触点7与源极线4相连。金属源极线8和字线2垂直，可以避免影响到存储单元的布局。金属线的电阻远远小于有源区的电阻，这样长金属线带动短有源区的结构既能够控制导线电阻，避免线上电阻带来的读取精度和速度的问题，还能够节省面积。

本实施例公开的mram芯片的阵列结构利用有源区制成源极线，使得mram存储单元变小，有效地提高了mram存储芯片的密度。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。