NANDFlash数据保护电路的制作方法

本实用新型涉及电路领域，尤其涉及一种NAND Flash数据保护电路。

背景技术：

NAND Flash作为非掉电易失性存储设备，以其大容量及价格等优势，在大量设备尤其是嵌入式设备中广泛使用。但是实际使用过程中，NAND Fash 经常发生数据丢失或者错误导致设备故障的出现。

在现有技术中，对NAND Flash的写保护必须软件系统起作用之后才能执行的，那么在软件系统起作用之前，是无法对NAND Flash进行保护的，这个时候由于整个系统的电源不稳定或者数据干扰导致NAND Flash受到异常指令，则可能导致关键数据出错甚至系统存放关键数据的区域出现坏块，从而导致设备故障。

常见系统中，对NAND Flash的的保护是基于主机输出的，即要对NAND Flash中的内容进行保护，需要主机对NAND Flash的写保护端口进行配置，在需要对数据进行保护时，对NAND Flash电路的写保护端口即WP引脚写 0，其他时候WP引脚写1。

技术实现要素：

本实用新型要解决的技术问题在于，提供一种改进的NAND Flash数据保护电路。

本实用新型解决其技术问题所采用的技术方案是：提供一种NAND Flash 数据保护电路，包括

第一保护单元，接入数据信号并输出第一保护信号；

第二保护单元，接入一电源启动信号并输出第二保护信号，且所述第二保护单元和所述第一保护单元构成逻辑与关系；

上拉下拉单元，分别与所述第一保护单元和所述第二保护单元相连接，所述上拉下拉单元根据所述第一保护信号和所述第二保护信号向NAND Flash电路的写保护端口输出数据保护信号。

优选地，所述第一保护单元包括第一二极管和第一上拉电阻，所述第一二极管正极连接所述上拉下拉单元，从而输出所述第一保护信号，所述第一二极管负极连接所述数据信号从而接入所述数据信号；所述第一上拉电阻一端连接电源，另一端连接所述第一二极管负极；

所述第二保护单元包括第二二极管和第二上拉电阻，所述第二二极管正极连接所述上拉下拉单元，从而输出所述第二保护信号，负极连接所述电源启动信号从而接入所述电源启动信号；所述第二上拉电阻一端连接电源，另一端连接所述第二二极管负极。

优选地，所述上拉下拉单元包括总上拉电阻和下拉电阻，所述总上拉电阻一端连接电源，另一端连接所述下拉电阻；所述下拉电阻一端连接所述总上拉电阻，另一端接地；所述总上拉电阻和下拉电阻的连接点连接所述第一二极管的正极和所述第二二极管的正极，从而接入所述第一保护信号和所述第二保护信号；所述连接点还连接所述写保护端口，从而将所述数据保护信号接出至所述写保护端口。

优选地，所述第一保护单元还包括并联在所述第一二极管上的第一预留电阻。

优选地，所述第二保护单元还包括并联在所述第二二极管上的第二预留电阻。

优选地，所述第一保护单元和所述第二保护单元构成数字与门。

实施本实用新型的有益效果是：本实用新型的NAND Flash数据保护电路中，在NAND Flash电路的写保护端口上，通过逻辑“与”的方式增加了一个电源启动信号，在数据信号和电源启动信号同时为高电平时，才向NAND Flash 电路的写保护端口输出高电平，从而在系统没有达到稳定状态时，避免NAND Flash数据丢失和错误。

附图说明

下面将结合附图及实施例对本实用新型作进一步说明，附图中：

图1是本实用新型一些实施例中NAND Flash数据保护电路的模块示意图；

图2是本实用新型一些实施例中NAND Flash数据保护电路的电路图。

具体实施方式

为了对本实用新型的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本实用新型的具体实施方式。

如图1示出了本实用新型一些实施例中的NAND Flash数据保护电路，用于在NAND Flash电路的写保护端口50上通过逻辑“与”的方式增加一个电源启动信号，使得电源启动信号和数据信号同时为高电平时，向NAND Flash 电路的写保护端口50输出高电平；而在电源启动信号和数据信号至少一个为低电平时，向NAND Flash电路的写保护端口50输出低电平，从而在系统没有达到稳定状态时，通过硬件方式对NAND Flash电路进行写保护。可以理解地，系统软件起作用之后，由软件系统操作，决定写保护起作用与否。本实用新型的好处是，简单可实施，在硬件层面对NAND Flash进行保护，防止因 NAND Flash数据出错导致设备故障。

本实施例中的NAND Flash数据保护电路包括第一保护单元10、第二保护单元20和上拉下拉单元30，其中，第一保护单元10接入数据信号并输出第一保护信号，第二保护单元20接入一电源启动信号并输出第二保护信号，上拉下拉单元30根据第一保护信号和第二保护信号输出数据保护信号。

其中，第一保护单元10接入数据信号并输出第一保护信号。具体地，结合图2所示，第一保护单元10包括第一二极管D1和第一上拉电阻R71。第一二极管D1负极连接数据信号从而接入数据信号，第一二极管D1正极连接上拉下拉单元30，从而输出第一保护信号。第一上拉电阻R71一端连接电源，另一端连接第一二极管D1负极。优选地，第一上拉电阻R71为1kΩ。作为选择，第一保护单元10还包括并联在第一二极管D1上的第一预留电阻，或者，第一预留电阻也可以不设置。

第二保护单元20接入一电源启动信号并输出第二保护信号。需要说明的是，电源启动信号为系统电源的POWER GOOD信号，在系统电源都爬升到正常的阀值之后由电源系统传给控制器，同时将此信号引到本电路，由于 NAND Flash电路的供电也是由电源系统供电，所以在POWER GOOD信号拉高之前，NAND Flash电路供电已经稳定，同时控制器也已经工作。所以在增加了POWER GOOD信号拉高之后，系统可以稳定工作，不会产生异常操作。

第二保护单元20包括第二二极管D2和第二上拉电阻R72，第二二极管 D2负极连接电源启动信号从而接入电源启动信号，正极连接上拉下拉单元 30，从而输出第二保护信号。第二上拉电阻R72一端连接电源，另一端连接第二二极管D2负极。优选地，第二上拉电阻R72为1kΩ。作为选择，第二保护单元20还包括并联在第二二极管D2上的第二预留电阻。

本实施例中，第二保护单元20和第一保护单元10构成逻辑与关系。这样的好处是，电源启动信号和数据信号同时为高电平时，向NAND Flash电路的写保护端口50输出高电平；而在电源启动信号和数据信号至少一个为低电平时，向NAND Flash电路的写保护端口50输出低电平。在实际应用过程中，第一保护单元10和第二保护单元20的形式不限于此，还可以为其他形式，例如，第一保护单元10和第二保护单元20构成数字与门。

上拉下拉单元30分别与第一保护单元10和第二保护单元20相连接，上拉下拉单元30根据第一保护信号和第二保护信号向NAND Flash电路的写保护端口50输出数据保护信号。具体地，上拉下拉单元30包括总上拉电阻R52 和下拉电阻R58，总上拉电阻R52一端连接电源，另一端连接下拉电阻R58。下拉电阻R58一端连接总上拉电阻R52，另一端接地。优选地，总上拉电阻 R52为10kΩ，下拉电阻R58为10kΩ。总上拉电阻R52和下拉电阻R58的连接点连接第一二极管D1的正极和第二二极管D2的正极，从而接入第一保护信号和第二保护信号。连接点还连接写保护端口50，从而将数据保护信号接出至写保护端口50，需要说明的是，写保护端口50在图2中为NAND_WP 引脚。

以下结合图1和图2对本实施例中的电路原理进行说明。当数据信号和电源启动信号至少一个为低电平时，第一二极管D1和/或第二二极管D2导通，总上拉电阻R52和下拉电阻R58的连接点电位被拉低，即此时NAND_WP引脚输出的数据保护信号为低电平；当数据信号和电源启动信号均为高电平时，第一二极管D1和第二二极管D2均截止，总上拉电阻R52和下拉电阻 R58的连接点被拉高，即NAND_WP引脚输出的数据保护信号为高电平。从而可实现本实用新型的在系统失效或者不稳定的情况下由硬件进行写保护、软件起作用之后由软件控制写保护的功能。

以上所述仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干个改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。