1.一种集成于继电保护装置中的共享存储电路，其特征在于，包括F-RAM，F-RAM的一端分别与第一总线开关的一端和第二总线开关的一端连接，第一总线开关的另一端和第二总线开关的另一端分别连接ARM和DSP，第一总线开关通过或非门连接ARM的PA0引脚和PA1引脚，第二总线开关通过与非门连接非门的一端和DSP的PA0引脚，非门的另一端连接ARM的PA1引脚，F-RAM的W引脚通过非门连接ARM的PA0引脚，F-RAM的R引脚通过与非门分别连接DSP的PA0引脚、ARM的PA1引脚和非门，非门连接ARM的PA0引脚。
2.如权利要求1所述的一种集成于继电保护装置中的共享存储电路，其特征在于，上电初始时，所述的ARM的PA0引脚、PA1引脚、PA2引脚都为低电平，DSP的PA0引脚、PA2引脚为高电平。
3.如权利要求1所述的一种集成于继电保护装置中的共享存储电路，其特征在于，所述的ARM的PA2引脚、PA3引脚分别与DSP的PA1引脚、PA2引脚连接。