三维存储器阵列的独立NAND的冗余阵列的制作方法

本发明大体上涉及半导体存储器及方法，且更特定来说，本发明涉及一种三维存储器阵列的独立NAND的冗余阵列。

背景技术：

存储器装置通常提供为计算机或其它电子装置中的内部半导体、集成电路、及/或外部可卸除装置。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可需要电力来维持其数据，且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等。非易失性存储器可在未经供电时保留经存储数据且可包含NAND快闪存储器、NOR快闪存储器、相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁性随机存取存储器(MRAM)等。

存储器装置可组合在一起以形成固态驱动器(SSD)。SSD除了包含各种其它类型的非易失性存储器及易失性存储器之外也可包含非易失性存储器(例如，NAND快闪存储器及/或NOR快闪存储器)，及/或可包含易失性存储器(例如，DRAM及/或SRAM)。SSD可用来取代硬盘驱动器作为计算机的主存储容量，这是因为所述固态驱动器可在性能、大小、重量、耐用性、操作温度范围及功率消耗方面优于硬盘驱动器。例如，SSD可归因于其缺乏移动零件而具有比磁盘驱动器优异的性能，这可避免与磁盘驱动器相关联的搜索时间、延时及其它机电延迟。SSD制造者可使用非易失性快闪存储器来产生可不使用内部电池电源的快闪SSD，从而允许驱动器更具多功能性且更紧凑。

例如用来产生快闪SSD的快闪存储器装置可包含(例如)将数据存储于电荷存储结构(例如，浮动栅极)中的存储器胞元，且可用作用于广泛范围的电子应用的非易失性存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器胞元。

可将阵列架构中的存储器胞元编程为目标(例如，所要)状态。例如，可将电荷放置于存储器胞元的电荷存储结构(例如，浮动栅极)上或从其移除以将胞元编程为特定数据状态。存储器胞元的电荷存储结构上的存储电荷可指示所述胞元的阈值电压(Vt)，且可通过感测胞元的存储电荷(例如，Vt)而确定胞元的状态。

例如，可将单电平胞元(SLC)编程为两个不同数据状态的目标状态，其可由二进制单位1或0表示。可将一些快闪存储器胞元编程为两个以上数据状态(例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110)的目标状态。此类胞元可称为多状态存储器胞元、多单位胞元或多电平胞元(MLC)。MLC可提供更高密度存储器而不增加存储器胞元的数目，这是因为每一胞元可表示一个以上数字(例如，一个以上位)。

在快闪存储器装置的操作期间，可发生若干缺陷及/或错误，例如存储器的不同组件之间的电短路。这些缺陷及/或错误可导致存储于存储器中的数据丢失，这可导致存储器的故障。防止此存储器故障(例如，保护存储于存储器中的数据)的一个方法是使用独立NAND的冗余阵列(RAIN)数据保护方案，其可在多个存储器装置之间划分及/或复制存储于存储器中的数据。

附图说明

图1说明根据本发明的若干实施例的三维存储器阵列的部分的透视图。

图2是说明根据本发明的若干实施例的三维存储器阵列的部分与串驱动器之间的连接的示意图。

图3说明根据本发明的若干实施例的三维存储器阵列的实例。

图4是说明根据本发明的若干实施例的三维存储器阵列中的数据存储的实例的图表。

图5是根据本发明的若干实施例的运算系统的功能框图，所述运算系统包含呈存储器装置形式的设备。

具体实施方式

本发明包含一种三维存储器阵列的独立NAND的冗余阵列。若干实施例包含三维存储器胞元阵列，其中所述阵列包含多个存储器胞元页，所述多个页的若干页包含独立NAND的冗余阵列(RAIN)条带的奇偶校验部分，且每一相应页中的RAIN条带的奇偶校验部分仅包括那个相应页的部分。

由RAIN保护方案提供的保护量可取决于存储器中的RAIN的额外开销密度(例如，占据面积)。例如，可由RAIN保护方案保护的存储器中的数据量可取决于RAIN专用的存储器的部分(例如，所述部分中的存储器胞元的数目)的大小。例如，存储器的RAIN专用部分的大小越大，由RAIN提供的防止存储器故障的保护量越大。但是，随着存储器的RAIN专用部分的大小增加，可用于存储其它数据(例如，用户数据)的存储器量减小。

但是，根据本发明的RAIN保护方法可具有低于先前RAIN保护方法的额外开销密度，同时提供与先前RAIN保护方法相同(或类似)的保护量。例如，根据本发明的三维存储器阵列中的RAIN专用部分的大小可为先前RAIN保护方法中的RAIN专用部分的大小的四分之一，同时提供相同(或类似)保护量，借此允许存储器存储大于先前方法的用户数据量。

如本文中所使用，“若干”事物可指一或多个此类事物。例如，若干存储器胞元可指一或多个存储器胞元。另外，如本文中所使用，标示符“N”(尤其相对于图式中的元件符号)指示本发明的若干实施例可包含若干如此标示的特定特征。

本文中的图式遵循编号惯例，其中第一个数字或前几个数字对应于图式编号且其余数字识别图式中的元件或组件。可通过使用类似数字而识别不同图式之间的类似元件或组件。例如，100可参考图1中的元件“00”，且类似元件可在图2中参考为200。

图1说明根据本发明的若干实施例的三维存储器阵列100的部分的透视图。例如，存储器阵列100可包括NAND快闪存储器阵列。存储器阵列100包含正交于若干导线(例如，存取线105及/或数据线102)而定向的串联耦合存储器胞元103的若干垂直串。在图1中所说明的实例中，存储器胞元103可形成存储器胞元群组，例如，方块群组。即，图1中所说明的存储器阵列100的部分可对应于存储器胞元群组(例如，方块群组)。

如本文中所使用，A“耦合到”B是指A与B可操作地耦合在一起(例如在A与B彼此电连接的情况下，例如通过直接欧姆连接或通过间接连接)。为明确起见，图1省略各种导线之间的绝缘材料。导电材料可由例如多晶硅或其它掺杂或未掺杂材料形成。绝缘材料可由例如氧化物或其它电介质材料形成。

多个数据线102可定向在第一平面中，且进一步定向在第一平面中的第一方向上，串联耦合存储器胞元103的垂直串正交于第一平面而定向。多个存取线105可定向在第二平面中，且进一步定向在第二平面中的第二方向上。如图1中所展示，存取线105可形成于平面配置中。第二平面可实质上平行于第一平面。例如，第二方向可垂直于第一方向。数据线102可由第一方向上的串联耦合存储器胞元103的若干垂直串共享，且存取线105可由第二方向上的串联耦合存储器胞元103的若干垂直串共享。

一或多个源极线104可定向在第三平面中，第三平面实质上平行于第一平面及第二平面。例如，如图1中所展示，源极线104可进一步定向在第二方向(例如，与存取线105相同的方向)上或不同方向上。选择栅极108及110可操作以在数据线102与源极线104之间选择串联耦合存储器胞元103的特定垂直串。因而，串联耦合存储器装置103的垂直串可定位于数据线102与源极线104的交叉点处。

存取线105耦合到(且在一些情况中形成)特定层处的存储器胞元的控制栅极，且可用来选择垂直串内的串联耦合存储器胞元中的特定者。以此方式，可经由第一选择栅极108、第二选择栅极110及存取线105的操作而选择特定存储器胞元且将其电耦合到数据线102。存取线105可经配置以选择在串联耦合存储器胞元103的垂直串中的一或多者内的特定位置处的存储器胞元。

如图1中所说明，平面存取线105可经配置以具有多个三维阶梯结构106来促进到平面存取线105的垂直定向耦合(例如通过垂直导体112)。因而，相应平面存取线105可经形成为阶梯结构106的相应阶梯。如本文中所使用，阶梯结构106意谓在不同高度处具有在横向方向上延伸到不同距离的多个阶梯(例如大致与一组阶梯相关联)的三维结构。根据本发明的一个实施例，较低高度的阶可横向延伸超过阶在最接近的较高高度处延伸的横向距离，如图1中所展示。例如，较低阶比上方阶在横向方向上进一步延伸。较低阶可横向延伸超过下一更高阶足够距离，使得可对横向延伸通过下一更高阶的较低阶的部分作出垂直耦合。以此方式，垂直导体112可耦合到较低阶，例如到存取线105、选择栅极108或110或源极线104，它们各可对应于阶梯结构106中的阶。

存储器阵列100可耦合到与操作存储器阵列100相关联的各种电路系统。这个电路系统可包含例如串驱动器电路系统，如将结合图2进一步描述。例如，水平导线114可(例如)从存储器阵列100路由到串驱动器。例如，可经由垂直导体112将阶梯结构106的阶耦合到导线114。以此方式，可经由平面水平导线114在存取线105、选择栅极108/110及/或源极线104的垂直堆叠与串驱动器之间作出电耦合。

NAND存储器胞元的串可与在各端(例如，源极、漏极)处耦合的选择栅极晶体管一起布置。每一串可包含串联(漏极到源极)耦合的若干存储器胞元。例如，NAND存储器胞元的垂直串可经布置使得串联耦合存储器胞元的串经线性布置成垂直定向，或可经配置成例如“U”形的非线性配置，其中“U”形的部分经垂直定向。例如，串联耦合存储器胞元的串可布置在正交于涵盖存取线(例如，字线)及数据线(例如，位线)的平面的维度中。

图2是说明根据本发明的若干实施例的三维存储器阵列200的部分与串驱动器216之间的连接的示意图。例如，存储器阵列200可为先前结合图1所描述的存储器阵列100。

串驱动器216可用来控制特定存储器胞元串及/或特定存储器胞元的选择(例如通过适当断言存取线206而例如在存储器胞元的串内施加特定选择栅极及/或特定存储器胞元的电压信号)。图2说明经由若干导线214耦合到串驱动器216的存储器阵列200的存取线206、选择栅极208(SGD)及选择栅极210(SGS)。导线214及/或其中导线214将存储器阵列200耦合到串驱动器216的存储器阵列200与串驱动器216之间的区域可被称作存储器阵列200与串驱动器216之间的接口。例如，可使用CMOS装置形成串驱动器216。存储器阵列200进一步包含如展示那样布置且耦合到存储器胞元的串的数据线202。

可通过选择晶体管218将存储器阵列200的存取线206、选择栅极208(SGD)及选择栅极210(SGS)耦合到相应全局存取线228。例如，选择晶体管218可为场效晶体管(FET)。可经由在块高压开关220的输出与例如选择晶体管218中的每一者的栅极之间耦合的块高压开关输出(BLKHVSW_OUT)信号线226而控制选择晶体管218。块高压开关220接收例如块选择地址222及输入电压224作为输入以在适合时在块高压开关输出信号线226上产生BLKHVSW_OUT信号，以将存储器阵列200的存取线206、选择栅极208(SGD)及选择栅极210(SGS)耦合到全局存取线228。

在例如读取或程序验证操作的感测操作中，全局存取线驱动器216可将正电压信号提供到全局存取线228(例如，全局字线)以选择耦合到所感测存储器胞元的特定局部存取线。未选定存取线(例如未耦合到经读取或验证存储器胞元的存取线)可具备通过电压(Vpass)，而选定存取线可具备读取电压。如所属领域的技术人员将了解，其它技术可用于读取及/或编程存储器胞元。根据各种实施例，存储器阵列200可实施为具有垂直定向的串的三维存储器阵列，且包含选择晶体管218的串驱动器216可实施为实质上平面装置。包括导线214的阶梯结构可用来电耦合垂直三维阵列及水平平面结构(例如，串驱动器216)。

图3说明根据本发明的若干实施例的三维存储器阵列330的实例。如图3中所展示，存储器阵列330可包含多个部分300-0、300-1、300-2及300-3。存储器阵列330的每一相应部分300-0、300-1、300-2及300-3可类似于先前结合图1所描述的存储器阵列100的部分。例如，存储器阵列330可为包括具有阶梯结构的部分300-0、300-1、300-2及300-3的三维NAND快闪存储器阵列，如先前结合图1所描述。此外，每一相应部分300-0、300-1、300-2、300-3可对应于存储器胞元群组(例如，方块群组)，如先前结合图1所描述。尽管图3中所说明的实施例包含四个部分(例如，四个存储器胞元群组)，但本发明的实施例不限于此。

为明确起见且以免模糊本发明的实施例，尽管图3中未展示，但存储器阵列330的每一相应部分(例如，群组)300-0、300-1、300-2及300-3可具有与其相关联的类似于先前结合图2描述的串驱动器216的串驱动器。例如，每一相应群组300-0、300-1、300-2及300-3可具有以类似于结合图2所描述的方式耦合到相应群组且经配置以操作相应群组的不同串驱动器。此外，串驱动器可并行操作其相应群组。例如，串驱动器可对其相应群组并行执行编程及/或感测操作。

存储器阵列330可包含例如若干存储器胞元物理块，例如，128个块、512个块或1024个块。但是，实施例不限于128的特定倍数或任何特定数目个物理块。若干存储器胞元物理块可包含于存储器胞元平面中，且若干存储器胞元平面可包含于裸片上。每一存储器胞元物理块可包含耦合到存取线(例如，字线)的若干存储器胞元物理行，且每一行可包含若干存储器胞元页(例如，物理页)。物理页是指编程及/或感测的单位(例如，作为功能群组一起经编程及/或感测的若干存储器胞元)。例如，每一行可包括一个存储器胞元物理页，或每一行可包括多个存储器胞元物理页(例如，耦合到偶数位线的一或多个偶数存储器胞元页，及耦合到奇数位线的一或多个奇数存储器胞元页)。此外，对于包含多层胞元的实施例，存储器胞元物理页可存储多个数据页(例如，逻辑页)(例如，上数据页及下数据页，其中物理页中的每一胞元存储朝向上数据页的一或多个位及朝向下数据页的一或多个位)。

在若干实施例中，存储器阵列330的每一相应群组300-0、300-1、300-2及300-3可包含每一相应存储器胞元页的不同部分。例如，群组300-0可包含每一相应页的第一部分，群组300-1可包含每一相应页的第二部分等。因而，存储器阵列330可包含多个存储器胞元群组(例如方块群组300-0、300-1、300-2及300-3)及多个存储器胞元页，其中每一相应群组包含每一相应页的不同部分。

存储器阵列330中的若干存储器胞元页可包含(例如，存储)独立NAND的冗余阵列(RAIN)条带的奇偶校验部分。例如，若干页的每一相应者可包含不同RAIN条带的奇偶校验部分。如本文中所使用，RAIN是例如用于在多个存储器装置的多个页之间划分及/或复制(例如，镜像)信息以便有助于保护存储于存储器装置中的数据的计算机信息(例如，数据)存储方案的涵盖性术语。RAIN阵列中的多个存储器装置可向用户及计算机的操作系统呈现为单个存储器装置(例如，磁盘)。RAIN可包含条带化(例如，分割)信息使得信息的不同部分存储于不同存储器装置的不同页上。存储分割数据的一个以上装置的部分被统称为条带。相比来说，RAIN也可包含镜像，其可包含将数据副本存储于一个以上装置的一个以上页上。作为前者的实例，可跨N个存储器装置的N-1个存储器装置条带化写入数据，其中错误信息可存储于第N个存储器装置中。

RAIN条带可包含用户数据及奇偶校验数据(例如，其组合)。RAIN条带的奇偶校验数据(其在本文中可被称为RAIN条带的奇偶校验部分)可包含可用来保护存储于存储器中的用户数据免于可在存储器的操作期间发生的缺陷及/或错误的错误保护数据。例如，存储于存储器阵列330中的RAIN条带(例如，RAIN条带的奇偶校验部分)可保护存储于存储器阵列330中的用户数据免于可在存储器的操作期间发生的缺陷及/或错误，且可因此提供防止存储器的故障的保护。RAIN条带可防止的缺陷及/或错误包含可在存储器的不同组件之间发生的电短路，例如，可在群组300-0、300-1、300-2及300-3中发生的存取线到存取线短路及/或可在群组300-0、300-1、300-2及300-3及与其相关联的相应串驱动器之间的接口处发生的短路，如将在本文中进一步描述。

在若干实施例中，存储于每一相应页中的RAIN条带的奇偶校验部分可仅包括那页的部分。即，存储于每一相应页中的RAIN条带的奇偶校验部分可不包括那页的全部。例如，存储于每一相应页中的RAIN条带的奇偶校验部分可包括那个相应页的四分之一。因而，每一相应RAIN条带的奇偶校验部分的大小可小于其中存储RAIN条带的奇偶校验部分的所述页的大小。例如，仅所述页的胞元的四分之一可用来存储RAIN条带的奇偶校验部分。但是，本发明的实施例不限于此实例。例如，存储于每一相应页中的RAIN条带的奇偶校验部分可包括多于或少于那个相应页的四分之一。此外，每一相应RAIN条带的奇偶校验部分的大小可对应于(例如，大小相同于)包含于每一相应存储器胞元群组中的每一相应页的每一不同部分的大小。每一相应RAIN条带的奇偶校验部分可存储于相同存储器胞元群组中，或不同RAIN条带的不同奇偶校验部分可存储于不同群组中。

包含RAIN条带的奇偶校验部分的每一相应存储器胞元页的剩余部分以及不包含RAIN条带的任何部分的页可包含(例如，存储)用户数据。例如，如果存储于页中的RAIN条带的奇偶校验部分包括那一页的四分之一，那么那一页的四分之三可用来存储用户数据。在此实例中，包含RAIN条带的奇偶校验部分的每一相应页的部分可为存储器胞元群组(例如，群组300-1、300-2、300-3或300-4)中的一者的部分，且包含用户数据的那个相应页的剩余部分可为其它存储器胞元群组的部分。本文中将(例如，结合图4)进一步描述进一步说明RAIN条带及用户数据在存储器阵列330中的存储的实例。

相比来说，在先前RAIN保护方法中，将存储于每一相应存储器胞元页中的RAIN条带的奇偶校验部分将包括整个页。即，在先前RAIN保护方法中，将存储于每一相应页中的RAIN条带的奇偶校验部分将包括那一页的全部。因而，与本发明的实施例相比，在先前方法中，包含RAIN条带的奇偶校验部分的每一相应存储器胞元页也将不能够包含(或用来存储)用户数据，借此减小将可用来存储用户数据的存储器量。例如，先前RAIN保护方法中的RAIN条带的奇偶校验部分的大小可为本发明的实施例中的RAIN条带的奇偶校验部分的大小的四倍。在此实例中，可需要比本发明的实施例中多四倍的存储器胞元来存储RAIN条带的奇偶校验部分。

但是，尽管本发明的RAIN条带(例如，RAIN条带的奇偶校验部分)使用小于先前方法中的RAIN条带的额外开销，但本发明的RAIN条带仍可提供与先前方法中的RAIN条带相同(或类似)的保护量。例如，本发明的RAIN条带可对存储器阵列330的每一群组300-0、300-1、300-2及300-3提供保护。例如，本发明的RAIN条带可对存储于存储器阵列330的每一群组300-0、300-1、300-2及300-3中的所有用户数据提供保护。

由于例如存储器阵列330的方块群组结构，本发明的RAIN条带可提供与先前方法中的RAIN条带相同(或类似)的保护量。例如，由于存储器阵列330包含(例如，被分成)群组300-0、300-1、300-2及300-3，其中每一相应群组具有三维阶梯结构且其自身相应串驱动器耦合到所述三维阶梯结构，所以可导致存储器阵列330的故障的任何缺陷及/或错误(例如，存取线到存取线短路及/或串驱动器接口短路)有可能发生于所述群组中的仅一者中。由于这些缺陷及/或错误发生于所述群组的一个以上中的可能性远小于这些缺陷及/或错误发生于所述群组的仅一者中的可能性，所以本发明的RAIN条带可仅需提供保护以防止可在仅一个群组中发生的故障的保护以能够有效地为所有群组提供保护。

图4是说明根据本发明的若干实施例的三维存储器阵列中的数据存储的实例的图表440。三维存储器阵列可为例如具有方块群组300-0、300-1、300-2及300-3的存储器阵列330，且存储于三维存储器阵列中的数据可包含具有用户数据及奇偶校验数据(例如，奇偶校验部分)的RAIN条带，如本文中(例如，结合图3)先前所描述。在图4中所说明的实例中，方块群组300-0、300-1、300-2及300-3分别表示为tg0、tg1、tg2及tg3。

在图4中所说明的实例中，存储器阵列包含三个逻辑单元(表示为LUN0、LUN1及LUN2)，且每一相应逻辑单元包含存储器胞元的四个平面(平面0、平面1、平面2及平面3)。此外，存储器阵列包含两个存储器胞元块(表示为Blk0及Blk1)，且每一相应块包含九个存储器胞元页(表示为页0、页1、……、页8)。例如，图4中说明的页442-0是LUN0的平面0的块0的页0，且页442-0的存储器胞元存储如由四个R0表示的用户数据，其中每一不同R0表示第一RAIN条带(例如，RAIN条带444-0)的用户数据的不同部分。此外，页442-1是LUN 0的平面0的块0的页1，且页442-1的存储器胞元存储如由四个R1表示的用户数据，其中每一不同R1表示第二RAIN条带(例如，RAIN条带444-1)的用户数据的不同部分，以此类推直到页442-8，页442-8是LUN0的平面0的块0的页8，且其存储器胞元存储如由四个R8表示的用户数据，其中每一不同R8表示第九个RAIN条带(例如，RAIN条带444-8)的用户数据的不同部分。

在图4中所说明的实例中，每一相应存储器胞元页可存储16kB的数据。例如，页442-0的每一相应R0表示4个不同kB的用户数据，使得页442-0中存储16kB的用户数据。但是，本发明的实施例不限于这些数据量。

此外，存储器阵列的每一相应群组可包含每一相应存储器胞元页的不同部分。例如，在图4中所说明的实例中，每一存储器胞元页包含四个不同部分，其中每一不同部分是四个群组中的不同一者的部分。例如，群组tg0包含页442-0的第一部分，群组tg1包含页442-0的第二部分，群组tg2包含页442-0的第三部分，且群组tg3包含页442-0的第四部分，其中每一部分包含4kB的数据。例如，图4中所说明的页442-0的tg0列中的用户数据R0经存储于群组tg0中的块0的页0的存储器胞元中，页442-0的tg1列中的用户数据R0经存储于群组tg1中的块0的页0的存储器胞元中，页442-0的tg2列中的用户数据R0经存储于群组tg2中的块0的页0的存储器胞元中，且页442-0的tg3列中的用户数据R0经存储于群组tg3中的块0的页0的存储器胞元中。

如图4中所展示，可跨存储器阵列中的不同存储器胞元页存储RAIN条带，其中RAIN条带的不同部分存储于每一相应页中。例如，图4中所说明的实例包含九个RAIN条带，其中每一RAIN条带跨不同存储器胞元页存储。例如，RAIN条带444-0包含存储于每一相应LUN的每一相应平面的每一相应块的每一相应页0中的用户数据的每一不同部分R0，以及存储于LUN 2的平面3的块1的页0中的奇偶校验部分P0。此外，RAIN条带444-1包含存储于每一相应LUN的每一相应平面的每一相应块的每一相应页1中的用户数据的每一不同部分R1，以及存储于LUN 2的平面3的块1的页1中的奇偶校验部分P1，以此类推直到RAIN条带444-8，RAIN条带444-8包含存储于每一相应LUN的每一相应平面的每一相应块的每一相应页8中的用户数据的每一不同部分R8及存储于LUN 2的平面3的块1的页8中的奇偶校验部分P8。因而，RAIN条带的用户数据包括条带的95/96，且奇偶校验部分包括条带的1/96。图4中所说明的每一相应RAIN条带的奇偶校验部分(例如，奇偶校验部分P0到P8)可保护存储于存储器阵列的其余部分中的用户数据免于可在存储器的操作期间发生的缺陷及/或错误，如本文中先前所描述。

此外，在其中存储每一相应RAIN条带的奇偶校验部分的页中，奇偶校验部分仅包括那一页的部分(例如，不包括全部)，如图4中所说明。例如，在图4中所说明的实例中，每一相应RAIN条带的奇偶校验部分包括存储其的页的四分之一。即，RAIN条带444-0的奇偶校验部分(例如，P0)包括LUN 2的平面3的块1的页0的四分之一，RAIN条带444-1的奇偶校验部分(例如，P1)包括LUN 2的平面3的块1的页1的四分之一，奇偶校验部分P2包括LUN 2的平面3的块1的页2的四分之一等。因而，每一相应RAIN条带的奇偶校验部分的大小小于存储其的页的大小。例如，LUN 2的平面3的块1的页0的存储器胞元的四分之一用来存储奇偶校验部分P0，LUN 2的平面3的块1的页1的存储器胞元的四分之一用来存储奇偶校验部分P1，LUN 2的平面3的块1的页2的存储器胞元的四分之一用来存储奇偶校验部分P2等。此外，在图4中所说明的实例中，每一不同奇偶校验部分P0到P8存储于相同存储器胞元群组(例如，群组tg3)中。

如图4中所展示，用户数据存储于其中存储RAIN条带中的一者的奇偶校验部分的每一相应存储器胞元页的剩余部分中以及其中不存储RAIN条带的奇偶校验部分的存储器阵列的页中。例如，LUN 2的平面3的块1的页0的存储器胞元的四分之三用来存储用户数据，LUN 2的平面3的块1的页1的存储器胞元的四分之三用来存储用户数据，LUN 2的平面3的块1的页2的存储器胞元的四分之三用来存储用户数据等。此外，其中存储RAIN条带中的一者的奇偶校验部分的每一相应页的部分可为存储器胞元群组中的一者的部分，且包含用户数据的那个相应页的剩余部分可为其它存储器胞元群组的部分。例如，RAIN条带444-0的奇偶校验部分P0是群组tg3的部分，而包含用户数据的LUN 2的平面3的块1的页0的剩余部分是群组tg0、tg1及tg2的部分，如图4中所说明。

图5是根据本发明的若干实施例的包含呈存储器装置554形式的设备的运算系统550的功能框图。如本文中所使用，例如，“设备”可指(但不限于)各种结构或结构组合中的任一者，例如电路、裸片、模块、装置或系统。

存储器装置554可为例如固态驱动器(SSD)。在图5中所说明的实施例中，存储器装置204包含物理主机接口556、若干存储器560-1、560-2、…、560-N及耦合到物理主机接口556及存储器560-1、560-2、…、560-N的控制器558。控制器558可为例如SSD控制器，且存储器560-1、560-2、…、560-N可为例如固态存储器装置。

存储器560-1、560-2、…、560-N可包含例如若干非易失性存储器阵列(例如，非易失性存储器胞元阵列)。例如，存储器560-1、560-2、…、560-N可包含类似于先前结合图3所描述的三维存储器阵列330的若干存储器阵列。

物理主机接口556可用于在存储器装置554与另一装置(例如主机552)之间传递信息。主机552可包含存储器存取装置，例如处理器。所属领域的技术人员将了解，“处理器”可意指若干处理器，例如并行处理系统、若干协处理器等。实例主机可包含个人膝上型计算机、台式计算机、数码相机、数字记录及回放装置、移动电话(例如，智能电话)、PDA、存储卡读取器、接口集线器及类似者。

物理主机接口556可呈标准化物理接口形式。例如，当存储器装置554用于运算系统550中的信息存储时，物理主机接口556可为串行高级技术附件(SATA)物理接口、外围组件互连高速(PCIe)物理接口或通用串行总线(USB)物理接口以及其它物理连接器及/或接口。但是，一般来说，物理主机接口556可提供用于在存储器装置554与主机552之间传递控制、地址、信息(例如，数据)及其它信号的接口，主机552具有物理主机接口556的兼容接收器。

控制器558可包含例如控制电路及/或逻辑(例如，硬件及固件)。控制器558可包含于与存储器560-1、560-2、…、560-N相同的物理装置(例如，相同裸片)上。例如，控制器558可为耦合到包含物理主机接口556及存储器560-1、560-2、…、560-N的印刷电路板的专用集成电路(ASIC)。替代地，控制器558可包含于以通信方式耦合到包含存储器560-1、560-2、…、560-N的物理装置的单独物理装置上。在若干实施例中，控制器558的组件可作为分布式控制器跨多个物理装置(例如，在与存储器相同的裸片上的一些组件及在不同裸片、模块或板上的一些组件)散布。

控制器558可与存储器560-1、560-2、…、560-N通信以感测(例如，读取)、编程(例如，写入)及/或擦除信息以及其它操作。控制器558可具有可为若干集成电路及/或离散组件的电路。例如，控制器558可包含RAIN组件562，如图5中所说明。RAIN组件562可包含XOR电路，且可经配置以计算错误信息(例如，奇偶校验数据)，其包含跨存储器560-1、560-2、…、560-N而编程及/或感测条带中的数据。

例如，RAIN组件562可将数据编程到存储器560-1、560-2、…、560-N中的RAIN条带，例如，存储器阵列330的RAIN条带及/或本文中分别结合图3及4先前所描述的RAIN条带444-0、444-1、…、444-8。此外，RAIN组件562可感测存储于RAIN条带中的数据。根据本文中先前所描述的存储器的方块群组阶梯结构，RAIN条带的编程及感测可执行为基于方块的操作。

例如，RAIN组件562可检测到已在存储器560-1、560-2、…、560-N的方块群组中的一者中发生故障。故障可归因于例如存取线到存取线短路及/或串驱动器接口短路而发生，如本文中先前所描述。在检测故障之后，RAIN组件可感测存储于RAIN条带中的数据，且使用来自RAIN条带的所感测数据恢复存储于存储器中的数据，其包含存储于其中发生故障的方块群组中的数据。

图5中所说明的实施例可包含未经说明的额外电路、逻辑及/或组件以免模糊本发明的实施例。例如，存储器装置554可包含用来锁存通过I/O电路经由I/O连接器提供的地址信号的地址电路。可通过行解码器及列解码器接收及解码地址信号以存取存储器560-1、560-2、…、560-N。

尽管本文中已说明及描述特定实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可取代展示的特定实施例。本发明希望涵盖本发明的若干实施例的适应或变动。应了解，已经以说明性方式而非限制性方式进行上述描述。所属领域的技术人员在检视上述描述后将明白未在本文中特别描述的上述实施例的组合及其它实施例。本发明的若干实施例的范围包含其中使用上述结构及方法的其它应用。因此，应参考所附权利要求书以及这个权利要求书所主张的等效物的全部范围来确定本发明的若干实施例的范围。

在前述实施方式中，为简化本发明的目的而将一些特征共同集合在单个实施例中。本发明的这个方法不应被解释为反映本发明的所揭示实施例必须使用比每一权利要求中明确陈述更多的特征的意图。确切来说，如所附权利要求书反映，发明标的物在于少于单个所揭示实施例的所有特征。因此，所附权利要求书以此方式并入实施方式中，其中每一权利要求单独作为独立实施例。