本发明涉及一种非挥发性存储器，且特别是涉及一种可编程可抹除的非挥发性存储器。
背景技术：
请参照图1A至图1D，其所绘示为现有可编程可抹除的非挥发性存储器。此可编程可抹除的非挥发性存储器公开于美国专利US8941167。其中，图1A为可编程可抹除的非挥发性存储器的上视图；图1B为可编程可抹除的非挥发性存储器的第一方向(a1a2方向)剖视图；图1C为可编程可抹除的非挥发性存储器的第二方向(b1b2方向)剖视图；以及，图1D为可编程可抹除的非挥发性存储器的等效电路图。
由图1A与图1B可知，现有可编程可抹除的非挥发性存储器中包括二个串接的p型晶体管制作于一N型阱区(NW)。在N型阱区NW中包括三个p型掺杂区域31、32、33，在三个p型掺杂区域31、32、33之间的表面上方包括二个由多晶硅(polysilicon)所组成的栅极34、36。
第一p型晶体管是作为选择晶体管，其选择栅极34连接至一选择栅极电压(VSG)，p型掺杂区域31连接至源极线电压(VSL)。再者，p型掺杂区域32可视为第一p型晶体管的p型漏极掺杂区域与第二p型晶体管的p型掺杂区域相互连接。第二p型晶体管为浮动栅晶体管，其上方包括一浮动栅极36，且p型掺杂区域33连接至位线电压(VBL)。而N型阱区(NW)是连接至一N型阱区电压(VNW)。
由图1A与图1C可知，现有可编程可抹除的非挥发性存储器中还包括一个n型晶体管，或者可说包括一浮动栅极36以及一个抹除栅区域(erase gate region)35所组合而成的元件。n型晶体管制作于一P型阱区(PW)。在P型阱区(PW)中包括一个n型掺杂区域38。换言之，抹除栅区域35是包括P型阱区(PW)以及n型掺杂区域38。
如图1A所示，浮动栅极36是向外延伸并相邻于抹除栅区域35。因此，浮动栅极36可视为n型晶体管的栅极，而n型掺杂区域38可视为n型源极掺杂区域与n型漏极掺杂区域相互连接。再者，n型掺杂区域38连接至抹除线电压(erase line voltage，VEL)。而P型阱区(PW)是连接至一P型阱区电压(VPW)。再者，由图1C可知，抹除栅区域35与N型阱区(NW)之间被浅沟槽隔离(shallow trench isolation，STI)39所区隔。
现有可编程可抹除的非挥发性存储器的动作原理说明如下。
在编程动作时，提供各端点适当的偏压。当使得电子(或者称之为热载流子)经过浮动栅晶体管对应的通道区(channel area)时，电子会注入浮动栅极36并存储于浮动栅极36中以完成编程动作。
在抹除动作时，提供各端点适当的偏压后，存储在浮动栅极36的电子由浮动栅极36被移出，并经由n型掺杂区域38离开非挥发性存储器。因此，在抹除状态后，浮动栅极36内将不会有存储的电子。
在读取动作时，提供各端点适当的偏压。根据浮动栅极36上是否有存储电子，将会产生不同的读取电流(read current，IR)流向位线。亦即，在读取状动作时根据读取电流(IR)大小即可得知非挥发性存储器的存储状态。
现有可编程可抹除的非挥发性存储器具有双阱区结构(twin-well structure)，因此现有可编程可抹除的非挥发性存储器的总设计尺寸会较大。而在编程动作时，根据通道入电子注入效应(channel hot electron injection，CHE效应)，电子会注入浮动栅极36并存储于浮动栅极36中以完成编程动作。
技术实现要素：
本发明的目的在于提出一种全新架构的可编程可抹除的非挥发性存储器。本发明的可编程可抹除的非挥发性存储器是由n型晶体管所组成。另外，在可编程可抹除的非挥发性存储器中设计一编程辅助金属层(program assisted metal layer)，位于浮动栅极上方。在编程动作时，在编程辅助金属层上提供偏压，以增加注入浮动栅极的电子，并有效地提高编程能力。
本发明为一种可编程可抹除的非挥发性存储器，包括：一第一晶体管，具有一选择栅极连接至一字符线，一第一掺杂区域连接至一源极线以及一第二掺杂区域；一第二晶体管，具有该第二掺杂区域，一第三掺杂区域连接至一位线，以及一浮动栅极；一抹除栅区域，连接至一抹除线，其中该浮动栅极延伸至抹除栅区域上方，且相邻于该抹除栅区域；以及一金属层，位于该浮动栅极上方，且该金属层连接至该位线。
本发明为一种可编程可抹除的非挥发性存储器，包括：一选择晶体管，具有一栅极端连接至一字符线，一第一漏/源端连接至一源极线，以及一第二漏/源端；一浮动栅晶体管，具有一第一漏/源端连接至该选择晶体管的该第二漏/源端，一第二漏/源端连接至一位线，以及一浮动栅极；一第一电容器，连接至该浮动栅极与一抹除线之间；以及一第二电容器，连接至该浮动栅极与该位线之间。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附的附图详细说明如下：
附图说明
图1A～图1D为现有可编程可抹除的非挥发性存储器的示意图；
图2A至图2H为本发明可编程可抹除的非挥发性存储器的制作流程、等效电路以及运作偏压示意图；
图3为本发明可编程可抹除的非挥发性存储器的另一实施例的示意图。
符号说明
31、32、33：p型掺杂区域
34：选择栅极
35：抹除栅区域
36：浮动栅极
38：n型掺杂区域
39、42：隔离结构
44、46：栅极氧化层
SL：源极线
WL：字符线
BL1、BL2：位线
EL1、EL2：抹除线
Ms、Mf：晶体管
SG：选择栅极
FG：浮动栅极
PAM：编程辅助金属层
Ct、Cp：电容器
n+：n型掺杂区域
PW：P型阱区
P-sub：p型基板
DNW：深n型阱区
具体实施方式
图2A至图2H为本发明可编程可抹除的非挥发性存储器的制作流程、等效电路以及运作偏压示意图。此制作流程是说明制作二个存储单元的流程，但本发明并不限定于此。
图2A为浅沟槽隔离结构以及阱区形成步骤。首先，在p型基板(p-substrate)上进行浅沟槽隔离结构(shallow trench isolation，STI)形成步骤后，即在p型基板(p-sub)表面形成隔离结构42以定义出A区域与B区域。而在接下来的制作过程中，A区域将会形成二个串接的n型晶体管，B区域将会形成抹除栅区域。接着，覆盖住B区域并进行p型阱区形成步骤。因此，如图2A所示，在p型基板(p-sub)表面A区域的下方形成p型阱区(PW)。
图2B为栅极结构形成步骤以及掺杂区域形成步骤。首先，在p型基板(p-sub)的表面形成二个栅极氧化层44、46。接着形成多晶硅栅极(polysilicon gate)FG、SG覆盖在二个栅极氧化层44、46上方，即形成二个栅极结构。
在图2B中，二个栅极结构将A区域表面区分为三个部分。而其中一个栅极结构向外延伸并相邻于B区域。再者，相邻于B区域的栅极结构，其多晶硅栅极FG即为浮动栅极(floating gate，FG)。另一个栅极结构中的多晶硅栅极SG即为选择栅极(select gate，SG)，可作为字符线(word line)。
如图2B所示，以二个栅极结构为掩模(mask)对p型基板进行掺杂步骤。因此，A区域中未被二个栅极结构覆盖的三个部分形成三个n型掺杂区域n+；而B区域中未被栅极结构覆盖的部分则形成一个n型掺杂区域n+。
在A区域中，选择栅极SG二侧的n型掺杂区域n+与选择栅极SG形成选择晶体管(select transistor)；浮动栅极FG二侧的n型掺杂区域n+与浮动栅极FG形成浮动栅晶体管(floating gate transistor)。而浮动栅晶体管与选择晶体管为n型晶体管制作于p型阱区PW内，且浮动栅晶体管与选择晶体管串接。
再者，B区域中的n型掺杂区域n+即为抹除栅区域，而浮动栅极FG是向外延伸并相邻于抹除栅区域。因此，抹除栅区域与浮动栅极FG即组合为一穿透电容器(tunneling capacitor)。
根据本发明的实施例，在图2B中，浮动栅极FG的第一部分(A1)覆盖于区域B上方，浮动栅极FG的第二部分(A2)覆盖于A区域上方。第一部分(A1)与第二部分(A2)的面积比例A1/A2约在1/4与2/3之间，且于面积比例A1/A2等于3/7时会有较佳的效能。其中，区域A2即为浮动栅晶体管的通道面积(channel area)。
图2C为第一方向的金属层形成步骤。在第一方向(X方向)的金属层形成步骤中，形成第一方向的源极线SL，而源极线SL经由穿透洞连接至选择晶体管的一个n型掺杂区域n+。
另外，在第一方向的金属层形成步骤中，还形成一金属岛(metal island)作为编程辅助金属层(program assisted metal layer，PAM)。其中，编程辅助金属层PAM位于浮动栅极FG的上方，编程辅助金属层PAM与浮动栅极FG之间有层间介电层(Interlayer dielectric，ILD)隔开，使得编程辅助金属层PAM未接触于浮动栅极FG。另外，编程辅助金属层PAM经由一穿透洞连接至浮动栅晶体管的一个n型掺杂区域n+。再者，编程辅助金属层PAM与浮动栅极FG即组合为一编程辅助电容器(program assisted capacitor)。
根据本发明的优选实施例，编程辅助金属层PAM的面积大于浮动栅极FG的面积，且浮动栅极FG被编程辅助金属层PAM完全覆盖。
如图2D所示，在第二方向(Y方向)沿着ab虚线的剖视图中，编程辅助金属层PAM位于浮动栅极FG上方，源极线SL经由穿透洞接触于n型掺杂区域n+。
图2E为第二方向的金属层形成步骤。在第二方向(Y方向)的金属层形成步骤中，形成第二方向的位线BL1、BL2，而位线BL1、BL2经由穿透洞接触于对应的编程辅助金属层PAM，并且接触于浮动栅晶体管的一个n型掺杂区域n+。
另外，在第二方向的金属层形成步骤中，形成第二方向的抹除线(erase line，EL1、EL2)，而抹除线EL1、EL2经由穿透洞接触于对应的n型掺杂区域n+。亦即，抹除线EL1、EL2接触于对应的抹除栅区域。
如图2F所示，在第二方向(Y方向)沿着cd虚线的剖视图中，位线BL1经由穿透洞接触于编程辅助金属层PAM，并且接触于浮动栅晶体管的一个n型掺杂区域n+。
再者，在另一实施例的制作工艺中，也可以扩大P型阱区(PW)，使得A区域与B区域下方的n型掺杂区域n+都被P型阱区(PW)所包围。换句话说，在另一实施例中，浮动栅晶体管、选择晶体管与抹除栅区域都建构于单一P型阱区(PW)之中。如此，本发明可编程可抹除的非挥发性存储器的存储单元尺寸将有效地缩小，并且不会受限于半导体制造厂的阱区制作工艺规则(foundry well enclosure rule)。
图2G为本发明可编程可抹除的非挥发性存储器的等效电路。其中，存储单元cell1、cell2具有相同的结构，以下仅介绍存储单元cell1。
存储单元cell1包括：一选择晶体管Ms、一浮动栅晶体管Mf、一穿透电容器Ct与一编程辅助电容器Cp。选择晶体管Ms的第一漏/源端连接至源极线SL，选择栅极SG连接至字符线WL。浮动栅晶体管Mf的第一漏/源端连接至选择晶体管Ms的第二漏/源端，浮动栅晶体管Mf的第二漏/源端连接至位线BL1。穿透电容器Ct连接于抹除线EL1与浮动栅晶体管Mf的浮动栅极FG之间。编程辅助电容器Cp连接于位线BL1与浮动栅晶体管Mf的浮动栅极FG之间。
图2H为本发明可编程可抹除的非挥发性存储器的于编程动作、抹除动作与读取动作时的运作偏压示意图。
在编程动作(PGM)时，提供接地电压(0V)至p型阱区PW与源极线SL，提供编程电压VPP至位线BL与抹除线EL，提供开启电压Von至字符线WL。其中编程电压VPP约为6～8V，开启电压Von约为0.5～1.5V。
因此，选择晶体管Ms开启，存储单元中产生编程电流(program current)由位线BL经过浮动栅晶体管Mf、选择晶体管Ms至源极线SL。再者，由于编程电压VPP提供至位线BL与抹除线EL，当电子(或称之为热载流子)经过浮动栅晶体管Mf的通道区(channel area)时，根据通道入电子注入效应(CHE效应)，电子被吸引而注入浮动栅极FG并存储于浮动栅极FG中以完成编程动作。
在抹除动作(ERS)时，提供接地电压(0V)至p型阱区PW、源极线SL与位线BL，提供抹除电压VEE至抹除线EL，提供关闭电压Voff至字符线WL。其中抹除电压VEE约为12V，关闭电压Voff约为0V。
因此，选择晶体管Ms关闭。根据FN隧穿效应(Fowler-Nordheim Tunneling，简称FN隧穿效应)，存储单元中存储在浮动栅极FG的电子由浮动栅极FG被退出(eject)，并经由穿透电容器Ct至抹除线EL而离开可编程可抹除的非挥发性存储器。因此，在抹除状态后，浮动栅极FG内将不会有存储的电子。
在读取动作(Read)时，提供接地电压(0V)至p型阱区PW、源极线SL与抹除线EL，提供读取电压Vread至位线BL，提供开启电压Von至字符线WL。其中读取电压Vread约为1V。
因此，选择晶体管Ms开启，存储单元中产生读取电流(read current)由位线BL经过浮动栅晶体管Mf、选择晶体管Ms流至源极线SL。再者，根据读取电流的大小即可得知可编程可抹除的非挥发性存储器的存储状态。
请参照图3，其所绘示为本发明可编程可抹除的非挥发性存储器的另一实施例。相较于图2E，其差异在于增加一深n型阱区(deep N-well，DNW)，其详细结构不再赘述。亦即，本实施例的非挥发性存储器中，选择晶体管与浮动栅晶体管是制作于p型阱区PW内，且p型阱区PW与p型基板(p-sub)之间包括深n型阱区DNW。
相同地，在其它实施例的制作工艺中，也可以扩大P型阱区(PW)，使得A区域与B区域下方的n型掺杂区域n+被P型阱区(PW)所包围。换句话说，在其他实施例中，浮动栅晶体管、选择晶体管与抹除栅区域都建构于单一P型阱区(PW)之中。如此，本发明可编程可抹除的非挥发性存储器的存储单元尺寸将有效地缩小，并且不会受限于半导体制造厂的阱区制作工艺规则(foundry well enclosure rule)。
由以上的说明可知，本发明提出一种全新架构的可编程可抹除的非挥发性存储器。存储单元中的选择晶体管与浮动栅晶体管是由n型晶体管所组成。由于本发明的存储单元由n型晶体管所组成，其迁移率(mobility)会高于由p型晶体管所组成的存储单元，因此本发明的存储单元会有较佳的边限(margin)。另外，在存储单元中更设计一编程辅助金属层，并与浮动栅极形成编程辅助电容器。在编程动作时，在编程辅助金属层上提供的偏压可以增加注入浮动栅极的电子数量，并有效地提高编程能力。
综上所述，虽然结合以上实施例公开了本发明，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应当以附上的权利要求所界定的为准。