非挥发性存储单元及其制作方法

非挥发性存储单元及其制作方法
【专利摘要】本发明揭露一种非挥发性存储单元及其制作方法，非挥发性存储单元包括一基板、一选择闸极、一抹除闸极、一浮动闸极、一耦合闸极以及一个或一个以上的介电层。基板包括一第一掺杂区及至少一第二掺杂区，且选择闸极设置于基板上，并位于第一掺杂区与第二掺杂区之间。抹除闸极位于第一掺杂区上方，而浮动闸极则位于选择闸极以及抹除闸极之间。耦合闸极位于抹除闸极、浮动闸极及/或部份选择闸极的投影上方，而介电层用以作为绝缘层，位于相邻的选择闸极、抹除闸极、浮动闸极、耦合闸极或第一掺杂区之间。
【专利说明】非挥发性存储单元及其制作方法
[0001]【技术领域】 本发明提出一种非挥发性存储单元及其制作方法，其中非挥发存储单元包含选择闸 极、抹除闸极、浮动闸极以及耦合闸极。
[0002] 【【背景技术】】 一般来说，非挥发性存储单元多采用三层导体结构来形成分裂式闸极结构。通常以第 一导体层形成选择闸极(Select gate)，第二导体层形成浮动闸极(Floating gate)，第三 多导体层形成親合闸极（Co up 1 i n g ga t e)，其中親合闸极又称为控制闸极（Co up 1 i n g gate)〇
[0003] 在三导体层结构中，浮动闸极以及源极接面的顶部通常完全被耦合闸极所覆盖。 因此，在进行抹除操作并同时使用相对高的电压对耦合闸极以及源极接面进行充电时，会 产生很高的带间漏电流(Band-to-band 1 eakage current)。为了降低带间漏电流，通常会 藉由源极接面工程(Source junction Engineering)或是在浮动闸极下方增加设置介电层 来降低浮动闸极下方的垂直电场。
[0004] 上述方式虽然可以降低带间漏电流，但同时也会使得存储单元的尺寸变大，并且 会对存储单元的性能表现，例如写入、读取或抹除，造成不利的影响。
[0005] 【
【发明内容】
】 本发明的一目的，在于提供一种非挥发性存储单元，包含一选择闸极、一抹除闸极、一 浮动闸极、一耦合闸极以及一个或一个以上的介电层。抹除闸极位于耦合闸极以及第一掺 杂区之间，进行抹除操作时，电子可以从浮动闸极穿隧到抹除闸极以完成抹除操作，并且可 以降低耦合闸极与第一掺杂区之间的带间漏电流。
[0006] 本发明的又一目的，在于提供一种非挥发性存储单元的制作方法，分别沉积并图 案化四个导体层，以形成选择闸极、抹除闸极、浮动闸极以及耦合闸极。其中抹除闸极位于 耦合闸极以及第一掺杂区之间，进行抹除操作时，电子可以从浮动闸极穿隧到抹除闸极以 完成抹除操作，并且可以降低耦合闸极与第一掺杂区之间的带间漏电流。
[0007] 本发明的又一目的，在于提供一种非挥发性存储单元的制作方法，使用此方法制 作的存储单元，浮动闸极靠近抹除闸极的侧壁具有一凸出结构。此凸出结构将有利于在进 行抹除操作时，电子由浮动闸极注入到抹除闸极之中。
[0008]为达到上述目的，本发明提供一种非挥发性存储单元，包括:一基板，包括一第一 掺杂区及至少一第二掺杂区，其中第一掺杂区与第二掺杂区相邻;一选择闸极，设置于基板 上，并位于第一掺杂区与第二掺杂区之间；一抹除闸极，位于第一掺杂区上方;一浮动闸极， 位于选择闸极以及抹除闸极之间；一耦合闸极，位于抹除闸极、浮动闸极以及部份选择闸极 的投影上方;及一个或一个以上的介电层，用以作绝缘层，位于相邻的选择闸极、抹除闸极、 浮动闸极、耦合闸极或第一掺杂区之间。
[0009]为达到上述目的，本发明提供一种非挥发性存储单元，包括:一基板，包括一第一 掺杂区及至少一第二掺杂区，其中第一掺杂区与第二掺杂区相邻;一选择闸极，设置于基板 上，并位于第一掺杂区与第二掺杂区之间；一抹除闸极，位于第一掺杂区上方;一浮动闸极， 位于选择闸极以及抹除闸极之间；一耦合闸极，位于浮动闸极的投影上方;及一个或一个以 上的介电层，用以作绝缘层，位于相邻的选择闸极、抹除闸极、浮动闸极、耦合闸极或第一掺 杂区之间。
[0010] 为达到上述目的，本发明提供一种非挥发性存储单元的制作方法，其步骤包括:提 供一基板;形成一位于基板上的选择闸极;形成一第一衬底介电层覆盖选择闸极及基板，并 在基板内形成一第一掺杂区；于第一衬底介电层上形成一抹除闸极，其中抹除闸极位于第 一掺杂区上方;形成一包覆抹除闸极的抹除闸极介电层;于选择闸极以及抹除闸极之间形 成一浮动闸极;形成一耦合闸极介电层覆盖裸露出的第一衬底介电层、抹除闸极介电层以 及浮动闸极;及于耦合闸极介电层上形成一耦合闸极。
[0011] 为达到上述目的，本发明提供一种非挥发性存储单元的制作方法，其步骤包括:提 供一基板;形成一位于基板上的选择闸极;形成一第一掺杂区、一第一掺杂区介电层、一抹 除闸极以及一抹除闸极覆盖介电层，其中第一掺杂区设置在基板内，第一掺杂区介电层设 置于基板上，并位于第一掺杂区上，抹除闸极设置于第一掺杂区介电层上，而抹除闸极覆盖 介电层设置于抹除闸极上;移除部分第一掺杂区介电层、部分抹除闸极覆盖介电层，使得第 一掺杂区介电层以及抹除闸极覆盖介电层的长度或截面积小于抹除闸极;形成一穿隧介电 层覆盖裸露出的选择闸极、抹除闸极、第一掺杂区介电层、抹除闸极覆盖介电层以及部分基 板的表面;形成一浮动闸极，位于选择闸极以及抹除闸极之间，其中浮动闸极靠近抹除闸极 的侧壁具有一凸出结构;形成一耦合闸极介电层覆盖裸露出的穿隧介电层以及浮动闸极； 及于耦合闸极介电层上形成一耦合闸极。
[0012] 在本发明非挥发性存储单元一实施例中，基板包含一表面介电层，位于基板与选 择闸极、浮动闸极及抹除闸极之间。
[0013] 在本发明非挥发性存储单元一实施例中，介电层包括:一第一衬底介电层，包覆选 择闸极的侧壁以及上表面，厚度介于10A到150A之间；一抹除闸极介电层，包覆抹除闸极周 围，并位于抹除闸极与基板、浮动闸极及耦合闸极之间，厚度介于100A到600A之间；一耦合 闸极介电层，位于耦合闸极与抹除闸极、浮动闸极以及选择闸极之间，厚度介于100A到300A 之间。
[0014] 在本发明非挥发性存储单元一实施例中，第一衬底介电层、抹除闸极介电层以及 耦合闸极介电层的材料为氧化硅或高介电材料复合物。
[0015] 在本发明非挥发性存储单元一实施例中，介电层包括:一第一衬底介电层，位于浮 动闸极与选择闸极之间以及浮动闸极与基板之间，厚度介于50A到200A之间；及一抹除闸极 介电层，位于浮动闸极与抹除闸极之间，厚度介于50A到200A之间。
[0016] 在本发明非挥发性存储单元一实施例中，第一衬底介电层及耦合闸极介电层的材 料为氧化硅或高介电材料复合物。
[0017] 在本发明非挥发性存储单元一实施例中，介电层包括一选择闸极覆盖介电层，设 置于选择闸极的上表面。
[0018] 在本发明非挥发性存储单元一实施例中，其中选择闸极的厚度介于200A到2000A 之间，抹除闸极的厚度介于200A到2000A之间，浮动闸极的厚度介于150A到2000A之间。
[0019] 在本发明非挥发性存储单元一实施例中，其中浮动闸极靠近抹除闸极的侧壁为平 面结构或具有一凸出结构。
[0020] 在本发明非挥发性存储单元一实施例中，其中浮动闸极的凸出结构位于第一掺杂 区与抹除闸极之间。
[0021] 在本发明非挥发性存储单元的制作方法一实施例中，其中耦合闸极位于抹除闸 极、浮动闸极以及部份选择闸极的投影上方。
[0022] 在本发明非挥发性存储单元的制作方法一实施例中，其中耦合闸极位于浮动闸极 的投影上方。
[0023] 在本发明非挥发性存储单元的制作方法一实施例中，包括以下步骤:于基板中形 成一第二掺杂区，其中第一掺杂区与第二掺杂区相邻。
[0024] 在本发明非挥发性存储单元的制作方法一实施例中，包括以下步骤:于形成第一 衬底介电层之后，形成至少一牺牲间隔物于第一衬底介电层上，其中牺牲间隔物与选择闸 极相邻;及于形成抹除闸极介电层之后，移除位于抹除闸极以及选择闸极之间的牺牲间隔 物。
[0025] 在本发明非挥发性存储单元的制作方法一实施例中，包括以下步骤:在形成选择 闸极之后形成一第一衬底介电层覆盖选择闸极及基板;形成至少一牺牲间隔物于第一衬底 介电层上，其中牺牲间隔物与选择闸极相邻;形成一第二衬底介电层覆盖裸露出的第一衬 底介电层以及牺牲间隔物;形成抹除闸极在第二衬底介电层上，其中抹除闸极位于第一掺 杂区上方，并位于两相邻的牺牲间隔物之间；及于形成抹除闸极覆盖介电层之后，移除牺牲 间隔物、部分第一衬底介电层以及部分第二衬底介电层，保留位于抹除闸极与第一掺杂区 之间的第一衬底介电层以及第二衬底介电层，藉此在抹除闸极与第一掺杂区之间形成第一 掺杂区介电层。
[0026] 在本发明非挥发性存储单元的制作方法一实施例中，包括以下步骤:于形成选择 闸极之后，在选择闸极及基板上形成一介电层;移除部分介电层，保留选择闸极上表面及部 分基板上的介电层，藉此在选择闸极上表面形成一选择闸极覆盖介电层，及在部分基板的 上表面形成第一掺杂区介电层。
[0027]【【附图说明】】 图1为本发明非挥发性存储阵列一实施例的俯视图。
[0028]图2为本发明非挥发性存储单元第一实施例的剖面图。
[0029]图3A至图3F为本发明第一实施例的非挥发性存储单元的制造流程示意图。
[0030]图4为本发明非挥发性存储单元第二实施例的剖面图。
[0031]图5A图至图5F为本发明第二实施例的非挥发性存储单元的制造流程示意图。 [0032]图6为本发明非挥发性存储单元第三实施例的剖面图。
[0033]图7 A至图7 D为本发明第三实施例的非挥发性存储单元的制造流程示意图。
[0034]图8为本发明非挥发性存储单元第四实施例的剖面图。
[0035] 图9为为本发明非挥发性存储单元第五实施例的剖面图。
[0036] 虽然已透过举例方式在图式中描述了本发明的【具体实施方式】，并在本文中对其作 了详细的说明，但是本发明还允许有各种修改和替换形式。本发明的图式内容可为不等比 例，图式及其详细的描述仅为特定型式的揭露，并不为本发明的限制，相反的，依据专利范 围的精神和范围内进行修改、均等构件及其置换皆为本发明所涵盖的范围。
[0037]【主要组件符号说明】
【【具体实施方式】】 请参阅图1至图2,分别为本发明非挥发性存储阵列的俯视图以及非挥发性存储单元第 一实施例的剖面图。其中图2是沿着图1的非挥发性存储阵列中A A '方向的剖面图，并包含 两个沿着X方向相邻的非挥发性存储单元1A。
[0038] 为使后续说明可以更加明确，请参阅图1以及图2中的坐标，在本发明的叙述中，定 义第一方向X、第二方向Y及第三方向Z，其中第一方向X、第二方向Y及第三方向Z相互垂直， 例如第一方向X为水平方向，第二方向Y为垂直方向，且第二方向Y的箭头指向方向为上方， 反之则为下方，而第三方向Z可与第一方向X位在同一水平面上，并分别与第一方向X及第二 方向Y垂直。
[0039] 本发明所述的非挥发性存储阵列1包括复数个非挥发性存储单元1A，其中各个非 挥发性存储单元1A包括一基板10、一选择闸极（select gate，SG) 11、一抹除闸极（erase gate，ES) 12、一浮动闸极（floating gate，FG) 13、一親合闸极（coupling gate，CG) 14以及 一个或一个以上的介电层18。
[0040] 基板10包含一第一掺杂区15以及一第二掺杂区16,且第一掺杂区15与第二掺杂区 16相邻，第一掺杂区15以及第二掺杂区16位于基板10内，并靠近基板10上表面的位置，此外 第一掺杂区15与第二掺杂区165之间可存在一设置空间。选择闸极11设置于基板10上，并位 于第一掺杂区15与第二掺杂区16的投影或垂直延伸位置之间，例如设置在第一掺杂区15与 第二掺杂区165之间的设置空间的投影上方。
[0041] 抹除闸极12位于第一掺杂区15的上方，而浮动闸极13则位于抹除闸极12以及选择 闸极11之间，例如选择闸极11、浮动闸极13及抹除闸极12沿着第一方向X设置在基板10上， 其中浮动闸极13位于第一掺杂区15与第二掺杂区16的投影或垂直延伸位置之间，例如浮动 闸极13靠近抹除闸极12的侧壁为平面结构，如图2所示。耦合闸极14则位于抹除闸极12、浮 动闸极13以及部分选择闸极11的投影上方，使得浮动闸极13及抹除闸极12位于耦合闸极14 与基板10之间。
[0042] 介电层18位于相邻的选择闸极11、抹除闸极12、浮动闸极13、耦合闸极14或第一掺 杂区15之间。例如介电层18位于相邻的选择闸极11以及浮动闸极13之间、浮动闸极13以及 抹除闸极12之间、选择闸极11以及耦合闸极14之间、抹除闸极12以及耦合闸极14之间、浮动 闸极13及耦合闸极14之间以及抹除闸极12与第一掺杂区15之间，并且覆盖于裸露出的选择 闸极11以及基板10的表面。介电层18的作用是用来作为两相邻闸极之间的绝缘层，使相邻 的选择闸极11、抹除闸极12、浮动闸极13、耦合闸极14或第一掺杂区15达到相互绝缘的效 果。
[0043]在本发明一实施例中，选择闸极11的厚度介于200A至2000A之间、抹除闸极12的厚 度介于200A至2000A之间、及/或浮动闸极13的厚度介于150A至2000A之间。在本发明实施例 中，闸极的厚度是指闸极沿着第二方向Y或垂直基板10表面的方向的长度。例如浮动闸极13 的厚度略大于或等于选择闸极11的厚度，而浮动闸极13及选择闸极11的厚度则略大于或等 于抹除闸极12的厚度。
[0044] 在本发明一实施例中，第一掺杂区15是作为源极(source)，第二掺杂区16是作为 汲极(drain)。当然在其它实施例中，第一掺杂区15也可以作为汲极，第二掺杂区16也可作 为源极。
[0045] 非挥发性存储阵列1由复数个非挥发性存储单元1A构成，非挥发性存储单元1A沿 着互相垂直的第一方向X与第二方向Z排列成棋盘状，例如沿着第一方向X形成位线192 (bit line，BL)，及沿着第三方向Z形成字符线191(word line，WL)。其中沿着第一方向X排列的相 邻的两非挥发性存储单元1A共享抹除闸极12、耦合闸极14以及第一掺杂区15,如图1以及图 2所示。
[0046] 请参阅图3A至图3F，为本发明第一实施例所述的非挥发性存储单元的制造流程 示意图。透过此制造流程，可以制造出如图2所示的非挥发性存储单元1A。
[0047] 请参阅图3A，首先提供一基板10,在基板10上形成一第一导体多晶硅层 (conductor poly-Si)，并图案化第一导体多晶娃层，以在基板10上形成选择闸极11。接着 在选择闸极11以及基板10上形成一第一衬底介电层182,并使得第一衬底介电层182包覆选 择闸极11以及基板10裸露出的区域。
[0048] 在本发明另一实施例中，提供的基板10的表面亦可包括一表面介电层187,厚度介 于1〇Α到150A之间，如第3A图中的虚线所示。第一导体多晶娃层(conductor poly-Si)可形 成于基板10上的表面介电层187上，而第一导体多晶娃层被图案画后，在表面介电层187上 形成选择闸极11。接着在选择闸极11以及基板10的表面介电层187上形成一第一衬底介电 层182,以包覆选择闸极11以及表面介电层187裸露出的区域。
[0049] 在本发明一实施例中，第一衬底介电层182可以透过氧化化学气相沉积（oxide chemical vapor deposition)的方式来形成，但氧化化学气相沉积仅为本发明一实施例， 并不为本发明的权利范围的限制，在不同实施例中，亦可使用不同的方式来形成第一衬底 介电层182。
[0050] 请参阅图3B，形成第一衬底介电层182之后，在第一衬底介电层182上形成牺牲间 隔物131 (sacrificial dielectric spacer)，牺牲间隔物131与选择闸极11相邻。牺牲间 隔物131的材料可为氮化硅(SiN)或其它合适的材料。两相邻的牺牲间隔物131间隔有一开 孔132,在开孔132上进行离子布植，可在基板10中形成一第一掺杂区15,其中第一掺杂区15 位于靠近基板10的上表面。换句话说，第一掺杂区15在第一方向X的位置是使用牺牲间隔物 131所定义出来的。
[0051] 在本发明一实施例中，牺牲间隔物131的形成方式是透过先在第一衬底介电层182 上沉积一牺牲层，再透过蚀刻或显影的方式移除部分牺牲层，仅保留与选择闸极11两侧壁 相邻的牺牲层，以形成牺牲间隔物131。
[0052]在本发明一实施例中，可以在第一掺杂区15的上表面形成一氧化层，以增加第一 掺杂区15与后续形成于第一掺杂区15投影上方的抹除闸极12之间的绝缘性。
[0053]请参阅图3 C，形成第一掺杂区15之后，在裸露出来的牺牲间隔物131以及裸露出 来的第一衬底介电层182的表面形成一第二衬底介电层183。接着在第二衬底介电层183上 以第二导体多晶硅层形成抹除闸极12,其中抹除闸极12位于第一掺杂区15的上方，并位于 两相邻的牺牲间隔物131之间。
[0054]在本发明一实施例中，抹除闸极12的形成方式是先在第二衬底介电层183上形成 一第二导体多晶娃层，接着使用回蚀刻平面法(etch back planarized)去除在第一掺杂区 15上方投影区域以外的第二导体多晶硅层，藉此在第一掺杂区15上方的投影区域形成一抹 除闸极12。
[0055]请参阅图3D，在形成抹除闸极12之后，移除部分第二衬底介电层183,仅保留位于 抹除闸极12侧壁以及下表面的第二衬底介电层183,例如保留抹除闸极12与牺牲间隔物131 及第一衬底介电层182之间的第二衬底介电层183。
[0056]接着在抹除闸极12上方形成一抹除闸极覆盖介电层184。为方便后续的说明，在本 发明实施例中，将抹除闸极12周围的第二衬底介电层183及抹除闸极覆盖介电层184定义为 抹除闸极介电层185。第二衬底介电层183及抹除闸极覆盖介电层184可由相同或不同材料 所形成。
[0057] 请参阅图3 E，在形成抹除闸极介电层185之后，移除牺牲间隔物131，并在第一衬 底介电层182上以第三导体多晶硅层形成浮动闸极13。浮动闸极13位于选择闸极11以及抹 除闸极12之间。换句话说，浮动闸极13的位置是利用原本位于选择闸极11以及抹除闸极12 之间的牺牲间隔物131所定义出来，这种间隔物型式(spacer type)的浮动闸极13具有对相 邻的抹除闸极12及/或第一掺杂区15接面进行抹除的能力。
[0058] 在本发明一实施例中，浮动闸极13的形成方式是在裸露出来的第一衬底介电层 182以及抹除闸极介电层185上沉积一第三导体多晶硅层，再回蚀刻（etch back)以及图案 化第三导体多晶硅层，以形成位于选择闸极11以及抹除闸极12之间的浮动闸极13。
[0059]请参阅图3 F，形成浮动闸极13之后，接着依序形成耦合闸极介电层186、耦合闸极 14以及第二掺杂区16。耦合闸极介电层186、耦合闸极14以及第二掺杂区16的形成顺序可以 做调整，例如也可以先形成第二掺杂区16,再形成耦合闸极介电层186以及耦合闸极14,或 是先形成耦合闸极介电层186,接着形成第二掺杂区16,最后再形成耦合闸极14。
[0000]第二掺杂区16位于基板10中，并且与第一掺杂区15相邻。親合闸极介电层186覆盖 在裸露出的第一衬底介电层182、浮动闸极13以及抹除闸极介电层185上。耦合闸极14位于 耦合闸极介电层186上，并位于抹除闸极12、浮动闸极13、以及部分抹除闸极11的投影上方。
[0061] 在本发明实施例中，选择闸极11、抹除闸极12、浮动闸极13以及耦合闸极14的材料 都是导体，并且使用导体多晶硅(Poly-Si)作为这些闸极的材料，但这并非本发明权利范围 的限制，在不同实施例中，各闸极所使用的材料也可以是其它适合的导体材料。
[0062] 图3F与图2皆为本发明第一实施例所述的非挥发性存储单元1A的剖面图，包含了 相邻的两个非挥发性存储单元1A，其中两相邻的非挥发性存储单元1A共享抹除闸极12、耦 合闸极14以及第一掺杂区15。主要差异在于图3F将每一个介电层18依制程步骤分层表示， 图2则是将所有介电层18视为一体。
[0063] 而在实际应用时，当第一衬底介电层182、抹除闸极介电层185以及耦合闸极介电 层186的材料相同时，非挥发性存储单元1A的剖面将很难分辨出不同介电层18的交界，剖面 会接近图2的构造。反之当第一衬底介电层182、抹除闸极介电层185以及耦合闸极介电层 186的材料不同时，非挥发性存储单元1A的剖面将较容易分辨出不同介电层18的交界，剖面 会接近图3 F的构造。
[0064] 在本发明一实施例中，若在图3A的步骤中所提供的基板10包含一表面介电层 187,则在图3 F中完成的非挥发存储单元1A，也将会包含一表面介电层187,位于基板10与 选择闸极11、浮动闸极13及抹除闸极12之间，如图中虚线所示。
[0065] 请参阅图3 F，并请配合参阅图2,在本发明一实施例中，介电层18包括一第一衬底 介电层182,厚度介于1〇Α到150A之间，包括氧化娃及/或高介电(high K)材料复合物。其中 第一衬底介电层182包覆选择闸极11的两侧壁以及上表面。
[0066] 在本发明一实施例中，介电层18包括一抹除闸极介电层185，包覆抹除闸极12周 围，并位于抹除闸极12与基板10、浮动闸极13与耦合闸极14之间，厚度介于100A到600A之 间，包括氧化娃及/或高介电(high K)材料复合物。
[0067] 在本发明一实施例中，介电层18包括一耦合闸极介电层186,位于耦合闸极14与抹 除闸极12之间、耦合闸极14与浮动闸极13之间以及耦合闸极14与选择闸极11之间，厚度介 于100A到300A之间，包括氧化硅及/或高介电(high K)材料复合物。
[0068] 在本发明另一实施例中，介电层18也可包括一个以上的介电层18数目，并且这些 介电层18具有同样的厚度范围。例如介电层18可包括一第一衬底介电层182以及一抹除闸 极介电层185。第一衬底介电层18 2位于浮动闸极13与选择闸极11之间以及浮动闸极13与基 板10之间，厚度介于50A到200A之间，包括氧化硅及/或高介电(high K)材料复合物。抹除闸 极介电层185则位于浮动闸极13与抹除闸极12之间，厚度介于50A到200A之间，包括氧化硅 及/或高介电(high K)材料复合物。
[0069] 请参阅图4,为本发明非挥发性存储单元第二实施例的剖面图。并请配合参阅图1， 图4是沿着图1中的A A '方向剖面所产生，包括两个沿着第一方向X相邻的非挥发性存储单 元1B。非挥发性存储单元1B包括一基板10、一选择闸极11、一抹除闸极12、一浮动闸极13、一 耦合闸极14、一选择闸极覆盖介电层181以及一个或一个以上的介电层18。非挥发性存储单 元1B与第一实施例中的非挥发性存储单元1A类似，例如上述二个实施例中的浮动闸极13靠 近抹除闸极12的侧壁皆为平面结构。主要差异在于非挥发性存储单元1B还包括了一位于选 择闸极11上表面的选择闸极覆盖介电层181，使得选择闸极11与耦合闸极14在Y方向的距离 较浮动闸极13极抹除闸极12与耦合闸极14长。非挥发性存储单元1B的其它构造已于第一实 施例中说明，在此便不再赘述。
[0070] 请参阅图5 A至图5 F，为本发明第二实施例所述的非挥发性存储单元的制造流程 示意图。非挥发存储单元1B的制造流程与第一实施例接近，主要差异在于在图5A的步骤是 先在基板10上形成选择闸极11之后，会接着在选择闸极11上形成选择闸极覆盖介电层181， 而后才在裸露出来的选择闸极11、选择闸极覆盖介电层181以及基板10表面形成第一衬底 介电层182,如图5A所示。
[0071] 本发明实施例所述的非挥发存储单元1B后续的制造流程，如图5 B至图5F，与第 一实施例所述的非挥发性存储单元1A的制作方式相近，如图3 B至图3F。形成第一衬底介 电层182之后，接着依序形成牺牲间隔物131以及第一掺杂区15,如图5 B所示。接着依序形 成第二衬底介电层183以及抹除闸极12,如图5 C所示。接着在抹除闸极12以及第二衬底介 电层183裸露出的表面形成抹除闸极覆盖介电层184,并将第二衬底介电层183以及抹除闸 极覆盖介电层184定义为抹除闸极介电层185,如图5D所示。接着移除牺牲间隔物131并形 成浮动闸极13，如图5 E所示。最后，形成耦合闸极介电层186、耦合闸极14以及第二掺杂区 16即完成非挥发性存储单元1B，如图5F所示。
[0072] 图5 F与图4皆为本发明第二实施例所述的非挥发性存储单元1B的剖面图，包含了 相邻的两个非挥发性存储单元1B，其中两相邻的非挥发性存储单元1B共享抹除闸极12、耦 合闸极14以及第一掺杂区15。主要差异在于图5 F将每一个介电层依制程需求一一分层表 示，图4则是将所有的介电层18视为一体。
[0073] 而在实际应用时，当选择闸极覆盖介电层181、第一衬底介电层182、抹除闸极介电 层185以及耦合闸极介电层186的材料相同时，非挥发性存储单元1B的剖面将很难分辨出不 同介电层18的交界，剖面会接近图4的构造。反之当选择闸极覆盖介电层181、第一衬底介电 层182、抹除闸极介电层185以及耦合闸极介电层186的材料不同时，非挥发性存储单元1B的 剖面将较容易分辨出不同介电层18的交界，剖面会接近图5F的构造。
[0074] 在本发明一实施例中，非挥发性存储单元1B的基板10亦可包含一表面介电层187， 位于10基板与选择闸极11、浮动闸极13及抹除闸极12之间。
[0075] 请参阅图6,为本发明非挥发性存储单元第三实施例的剖面图。并请配合参阅图1， 图6是沿着图1中的A A '方向剖面所产生，且包含两个沿着第一方向X相邻的非挥发性存储 单元2A。本发明所述的非挥发性存储单元2A包括一基板20、一选择闸极21、一抹除闸极22、 一浮动闸极23a、一耦合闸极24以及一个或一个以上的介电层28。
[0076]请配合参阅图4,本发明实施例的非挥发性存储单元2A与第二实施例的非挥发性 存储单元1B类似，主要差异在于本发明实施例的浮动闸极23a靠近抹除闸极22的侧壁具有 一凸出结构231，例如为凸出的尖角结构，其中凸出结构231由浮动闸极23a朝抹除闸极22的 方向延伸，使得部分或全部的凸出结构231位于抹除闸极22与第一掺杂区25之间。而第二实 施例中的浮动闸极13靠近抹除闸极12的侧壁则为平面结构，如图4所示。非挥发性存储单元 2A所具有的凸出结构将有利于在进行抹除操作时，电子由浮动闸极23a注入到抹除闸极22 之中。
[0077]另一主要差异在于本发明实施例第一掺杂区25位于抹除闸极22以及部分浮动闸 极23a的投影下方，例如浮动闸极23a中部分或全部的凸出结构231位于第一掺杂区25的投 影上方。第二实施例中的第一掺杂区15则是位于抹除闸极12的投影下方，并未位于部分的 浮动闸极13的投影下方。
[0078] 在本发明实施例中，浮动闸极23a靠近选择闸极21的侧壁亦可能具有一延伸结构 233，其中延伸结构233由浮动闸极23a朝选择闸极21的方向延伸，使得部分或全部的延伸结 构233位于选择闸极22与耦合闸极24之间。
[0079] 请参阅图7 A至图7D，为本发明第三实施例所述的非挥发性存储单元的制造流程 示意图。透过此制造流程，可以制造出如图6所示的非挥发性存储单元2A。
[0080] 请参阅图7A，首先提供一基板20,在基板20上形成一选择闸极21以及一覆盖在选 择闸极21上的选择闸极覆盖介电层281，再依序形成第一掺杂区25、第一掺杂区介电层283、 抹除闸极22以及抹除闸极覆盖介电层284。如图所示，第一掺杂区25位于基板20中靠近基板 20上表面的地方，第一掺杂区介电层283位于基板20的上表面，例如第一掺杂区介电层283 位于基板20内的第一掺杂区25上方，抹除闸极22位于第一掺杂区介电层283上，且抹除闸极 覆盖介电层284位于抹除闸极22上。
[0081 ]在本发明一实施例中，提供的基板20可包括一表面介电层287,如图7A中的虚线 所示，当基板20包括表面介电层287时，第一掺杂区25将会位于基板20中靠近表面介电层 287的地方。
[0082]在本发明一实施例中，图7 A的剖面构造可以是接续在图5 A至图5 D的步骤之后 所制造出来的，首先可依据图5A至图5D的步骤，在基板11上形成选择闸极11、选择闸极覆 盖介电层181、第一衬底介电层182、牺牲间隔物131、第一掺杂区15、第二衬底介电层183、抹 除闸极12及抹除闸极覆盖介电层184。在形成图5 D的构造后可移除牺牲间隔物131、部分第 一衬底介电层182以及部分第二衬底介电层183,仅保留抹除闸极12/22上方的抹除闸极覆 盖介电层184/284以及抹除闸极12/22与第一掺杂区15/25之间的第一衬底介电层182以及 第二衬底介电层183。在本发明实施例中将抹除闸极12/22与第一掺杂区15/25之间层迭的 第一衬底介电层182以及第二衬底介电层183定义成图7A中的第一掺杂区介电层283。透过 上述的内容，可接续在图5D之后形成如图7A中所示的剖面构造。
[0083] 上述在图5 A至图5 D的制程步骤之后，接续进行图7A所述的制程步骤仅为本发 明一实施例，并不为本发明的权利范围的限制。在本发明另一实施例中，亦可透过不同的制 程步骤，形成图7A所述的构造。例如在基板20上形成选择闸极21，并在选择闸极21及基板 20上形成介电层，再透过蚀刻的方式保留选择闸极21上表面及部分基板20上的介电层，藉 此在选择闸极21上表面形成选择闸极覆盖介电层281，及在部分基板20的上表面形成第一 掺杂区介电层283。而后在第一掺杂区介电层283下方的基板20上形成第一掺杂区25,及在 第一掺杂区介电层283上形成抹除闸极22,并在抹除闸极22上形成抹除闸极覆盖介电层 284〇
[0084]请参阅图7 Β，完成图7 Α中的构造之后，接着移除部分的选择闸极覆盖介电层 281、抹除闸极覆盖介电层284以及第一掺杂区介电层283,使得选择闸极覆盖介电层281在 第一方向X的长度或在第一方向X及第三方向Z所构成的平面上的截面积小于选择闸极21的 长度或截面积，并使得抹除闸极覆盖介电层284以及第一掺杂区介电层283在第一方向X的 长度或在第一方向X及第三方向Z所构成的平面上的截面积小于抹除闸极22的长度或截面 积，如图所示。换言之，部分选择闸极21的上表面没有覆盖选择闸极介电层281，而部分抹除 闸极22的上表面则没有覆盖抹除闸极介电层284,此外部分抹除闸极22与第一掺杂区25及/ 或基板20之间不存在第一掺杂区介电层283。
[0085]在本发明一实施例中，是使用过蚀刻（over-etch)的方式来移除部分的选择闸极 覆盖介电层281、抹除闸极覆盖介电层284以及第一掺杂区介电层283。
[0086]请参阅图7C，在裸露出的选择闸极21、选择闸极覆盖介电层281、基板20、第一掺 杂区介电层283、抹除闸极22及/或抹除闸极覆盖介电层284表面形成一穿隧介电层285 (tunneling dielectric)，并在位于选择闸极21与抹除闸极22之间的穿隧介电层285上形 成浮动闸极23a。
[0087] 浮动闸极23a具有一凸出结构231以及一延伸结构233,其中凸出结构231由浮动闸 极23a朝抹除闸极22的方向延伸，使得部分或全部的凸出结构231位于抹除闸极22与第一掺 杂区25之间，换句话说，第一掺杂区25位于抹除闸极22以及部分浮动闸极23a的投影下方。 凸出结构231的形成是由于在图7B的步骤中，使第一掺杂区介电层283在第一方向X的长度 或在XZ方向的截面积较抹除闸极22的长度或截面积小，让抹除闸极22以及第一掺杂区25 及/或基板20间具有一容置空间，因此在形成浮动闸极23a时，浮动闸极23a靠近抹除闸极22 的侧壁会延伸至容置空间内，进而形成凸出结构231。
[0088]延伸结构233则是由浮动闸极23a朝选择闸极21的方向延伸。延伸结构233的形成 是由于在图7 B的步骤中，使选择闸极覆盖介电层281在第一方向X的长度或在XZ方向的截 面积较选择闸极21的长度或截面积小，让选择闸极22的上表面以及选择闸极覆盖介电层 281的侧壁之间具有一容置空间，因此在形成浮动闸极23a时，浮动闸极23a靠近选择闸极21 的侧壁会延伸至容置空间内，进而形成延伸结构233。
[0089] 请参阅图7 D，在形成抹除闸极23a之后，接着依序形成耦合闸极介电层286、耦合 闸极24以及第二掺杂区26,即可完成本发明实施例的非挥发性存储单元2A。其中耦合闸极 介电层286、耦合闸极24以及第二掺杂区26的形成顺序可以做调整。例如也可以先形成第二 掺杂区26，再形成耦合闸极介电层286以及抹除闸极24，或是先形成耦合闸极介电层286，接 着形成第二掺杂区26,最后再形成親合闸极24。
[0090] 在本发明一实施例中，非挥发性存储单元2A的基板20亦可包含一表面介电层287， 位于基板20与选择闸极21、浮动闸极23a及抹除闸极22之间。
[0091] 第二掺杂区26位于基板20中，与第一掺杂区25相邻，且第一掺杂区25与第二掺杂 区26之间可存在一设置空间。耦合闸极介电层286覆盖在裸露出的穿隧介电层285、浮动闸 极23a以及抹除闸极介电层285上。耦合闸极24位于耦合闸极介电层286上，并且在抹除闸极 22、浮动闸极23a、以及部分抹除闸极21的投影上方。
[0092]图7D与图6皆为本发明第三实施例所述的非挥发性存储单元2A的剖面图，包含了 相邻的两个非挥发性存储单元2A，其中两相邻的非挥发性存储2A共享抹除闸极22、耦合闸 极24以及第一掺杂区25。主要差异在于图7D将每一个介电层28依制程需求一一分层表示， 图6则是将所有的介电层28视为一体。
[0093]而在实际应用时，当选择闸极覆盖介电层281、第一掺杂区介电层283、抹除闸极覆 盖介电层284、穿隧介电层285以及耦合闸极介电层286的材料相同时，非挥发性存储单元2A 的剖面将很难分辨出不同介电层28的交界，剖面会接近图6的构造。反之当选择闸极覆盖介 电层281、第一掺杂区介电层283、抹除闸极覆盖介电层284、穿隧介电层285以及耦合闸极介 电层286的材料不同时，非挥发性存储单元2A的剖面将较容易分辨出不同介电层28的交界， 剖面会接近图7 D的构造。
[0094] 请参阅图8,为本发明非挥发性存储单元第四实施例的剖面图，包含两个沿着第一 方向X相邻的非挥发性存储单元2B。如图所示，本发明所述的非挥发性存储单元2B包括一基 板20、一选择闸极21、一抹除闸极22、一浮动闸极23b、一耦合闸极24以及一个或一个以上的 介电层28。并请配合参阅图6以及图7D，非挥发性存储单元2B与第三实施例中的非挥发性 存储单元2A类似，主要差异在于非挥发性存储单元2B在制作时，并未在选择闸极21上制作 一选择闸极覆盖介电层281，因而使得浮动闸极23b靠近选择闸极21的侧壁不具有延伸结构 233。本发明所述的非挥发性存储单元2B的其它的构造已于第三实施例中说明，在此便不再 赘述。
[0095] 请参阅图9,为本发明非挥发性存储单元第五实施例的剖面图，包含两个沿着第一 方向X相邻的非挥发性存储单元3。非挥发性存储单元3包括一基板30、一选择闸极31、一抹 除闸极32、一浮动闸极33、一耦合闸极34以及一个或一个以上的介电层38。
[0096]请配合参阅图2,本发明所述的非挥发性存储单元3的结构与本发明第一实施例的 非挥发性存储单元1A类似，主要差异在于浮动闸极33以及耦合闸极34在第一方向X及第二 方向Y所构成的平面上的截面积较第一实施例小，且耦合闸极34的位置在第二方向Y上较靠 近基板30。具体来说本发明实施例的浮动闸极33在第二方向Y上的高度小于选择闸极31，使 得部分的耦合闸极34与选择闸极31及抹除闸极32于第二方向Y上重迭，例如部分的耦合闸 极34位于选择闸极31及抹除闸极32之间的容置空间内。此外本发明实施例的耦合仅设置在 浮动闸极33的投影上，并未设置在选择闸极31及抹除闸极32的投影上。
[0097]另一主要差异在于本发明实施例沿着第一方向X相邻的两个非挥发性存储单元3 仅共享抹除闸极32以及第一掺杂区35,并未共享耦合闸极34。本发明实施例所述的非挥发 性存储单元3的其它的构造已于第一实施例中说明，在此便不再赘述。
[0098] 在本发明一实施例中，基板30包含一表面介电层387,位于30基板与选择闸极31、 浮动闸极33及抹除闸极32之间。如图9中的虚线所示，当基板30包括表面介电层387时，第一 掺杂区35以及第二掺杂区36将会位于基板30中靠近表面介电层387的位置。
[0099]在本发明另一实施例中，本发明所述的非挥发性存储单元3包含一选择闸极覆盖 介电层381，其中选择闸极覆盖介电层381位于选择闸极31的上表面。
[0100]在本发明另一实施例中，浮动闸极33可以如第三实施例中的浮动闸极23a-样，在 靠近抹除闸极22/32的侧壁具有一凸出结构231，如图6所示。
[0101]本发明实施例所述的非挥发性存储单元3的制造方法与本发明第一实施例所述的 非挥发性存储单元1相似，可以透过第3A至第3F的制程步骤制造。主要差异在于形成浮动 闸极33时，浮动闸极33在第二方向Y上的长度较选择闸极32短。另一主要差异在于形成耦合 闸极34时，耦合闸极34于第二方向Υ上仅位于浮动闸极33的投影上方，而未位于选择闸极31 以及抹除闸极32的投影上方。
[0102] 说明书中所描述的也许、必须及变化等字眼并非本创作的限制。说明书所使用的 专业术语主要用以进行特定实施例的描述，并不为本创作的限制。说明书所使用的单数量 值(如一个及该个)亦可为复数个，除非在说明书的内容有明确的说明。例如说明书所提及 的一个装置可包括有两个或两个以上的装置的结合，而说明书所提的一物质则可包括有多 种物质的混合。
[0103] 以上所述者，仅为本创作的较佳实施例而已，并非用来限定本创作实施的范围，即 凡依本创作申请专利范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括 于本创作的申请专利范围内。
【主权项】
1. 一種非挥发性存储单元，其特征在于，所述非挥发性存储单元包括： 一基板，包括一第一掺杂区及至少一第二掺杂区，其中所述第一掺杂区与所述第二掺 杂区相邻； 一选择闸极，设置于所述基板上，并位于所述第一掺杂区与所述第二掺杂区之间； 一抹除闸极，位于所述第一掺杂区上方； 一浮动闸极，位于所述选择闸极以及所述抹除闸极之间； 一耦合闸极，位于所述抹除闸极、所述浮动闸极以及部份选择闸极的投影上方;及 一个或一个以上的介电层，用以作绝缘层，位于相邻的所述选择闸极、所述抹除闸极、 所述浮动闸极、所述耦合闸极或所述第一掺杂区之间。2. 如权利要求1所述的非挥发性存储单元，其特征在于，其中所述基板包含一表面介电 层，位于所述基板与所述选择闸极、所述浮动闸极及所述抹除闸极之间。3. 如权利要求1所述的非挥发性存储单元，其特征在于，其中所述介电层包括： 一第一衬底介电层，包覆所述选择闸极的侧壁以及上表面，厚度介于IOA到150A之间； 一抹除闸极介电层，包覆所述抹除闸极周围，并位于所述抹除闸极与所述基板、所述浮 动闸极及所述耦合闸极之间，厚度介于100A到600A之间；及 一耦合闸极介电层，位于所述耦合闸极与所述抹除闸极、所述浮动闸极以及所述选择 闸极之间，厚度介于100A到300A之间。4. 如权利要求3所述的非挥发性存储单元，其特征在于，其中所述第一衬底介电层、所 述抹除闸极介电层以及所述耦合闸极介电层的材料为氧化硅或高介电材料复合物。5. 如权利要求1所述的非挥发性存储单元，其特征在于，其中所述介电层包括： 一第一衬底介电层，位於所述浮動閘極与所述選擇閘極之間以及所述浮動閘極与所述 基板之間，厚度介于50A到200A之间；及 一抹除闸极介电层，位於所述浮動閘極与所述抹除閘極之間，厚度介于50A到200A之 间。6. 如权利要求5所述的非挥发性存储单元，其特征在于，其中所述第一衬底介电层及所 述耦合闸极介电层的材料为氧化硅或高介电材料复合物。7. 如权利要求1所述的非挥发性存储单元，其特征在于，其中所述介电层包括一选择闸 极覆盖介电层，设置于所述选择闸极的上表面。8. 如权利要求1所述的非挥发性存储单元，其特征在于，其中所述选择闸极的厚度介于 200A到2000A之间，所述抹除闸极的厚度介于200A到2000A之间，所述浮动闸极的厚度介于 150A 到 2000A之间。9. 如权利要求1所述的非挥发性存储单元，其特征在于，其中所述浮动闸极靠近抹除闸 极的侧壁为平面结构或具有一凸出结构。10. 如权利要求9所述的非挥发性存储单元，其特征在于，其中所述浮动闸极的所述凸 出结构位于所述第一掺杂区与所述抹除闸极之间。11. 一种非挥发性存储单元，其特征在于，所述非挥发性存储单元包括： 一基板，包括一第一掺杂区及至少一第二掺杂区，其中所述第一掺杂区与所述第二掺 杂区相邻； 一选择闸极，设置于所述基板上，并位于所述第一掺杂区与所述第二掺杂区之间； 一抹除闸极，位于所述第一掺杂区上方； 一浮动闸极，位于所述选择闸极以及所述抹除闸极之间； 一耦合闸极，位于所述浮动闸极的投影上方;及 一个或一个以上的介电层，用以作绝缘层，位于相邻的所述选择闸极、所述抹除闸极、 所述浮动闸极、所述耦合闸极或所述第一掺杂区之间。12. 如权利要求11所述的非挥发性存储单元，其特征在于，其中所述基板包含一表面介 电层，位于所述基板与所述选择闸极、所述浮动闸极及所述抹除闸极之间。13. 如权利要求11所述的非挥发性存储单元，其特征在于，其中所述浮动闸极靠近抹除 闸极的侧壁具有一凸出结构，所述凸出结构位于所述第一掺杂区与所述抹除闸极之间。14. 如权利要求11所述的非挥发性存储单元，其特征在于，其中所述介电层包括一选择 闸极覆盖介电层，设置于所述选择闸极的上表面。15. -种非挥发性存储单元的制作方法，其特征在于，其步骤包括： 提供一基板； 形成一位于所述基板上的选择闸极； 形成一第一衬底介电层覆盖所述选择闸极及所述基板，并在所述基板内形成一第一掺 杂区； 于所述第一衬底介电层上形成一抹除闸极，其中所述抹除闸极位于所述第一掺杂区上 方； 形成一包覆所述抹除闸极的抹除闸极介电层； 于所述选择闸极以及所述抹除闸极之间形成一浮动闸极； 形成一耦合闸极介电层覆盖裸露出的所述第一衬底介电层、所述抹除闸极介电层以及 所述浮动闸极;及 于所述耦合闸极介电层上形成一耦合闸极。16. 如权利要求15所述的非挥发性存储单元的制作方法，其特征在于，其中所述耦合闸 极位于所述抹除闸极、所述浮动闸极以及部份所述选择闸极的投影上方。17. 如权利要求15所述的非挥发性存储单元的制作方法，其特征在于，其中所述耦合闸 极位于所述浮动闸极的投影上方。18. 如权利要求15所述的非挥发性存储单元的制作方法，其特征在于，包括以下步骤： 于所述基板中形成一第二掺杂区，其中所述第一掺杂区与所述第二掺杂区相邻。19. 如权利要求15所述的非挥发性存储单元的制作方法，其特征在于，包括以下步骤： 于形成所述第一衬底介电层之后，形成至少一牺牲间隔物于第一衬底介电层上，其中 所述牺牲间隔物与所述选择闸极相邻;及 于形成所述抹除闸极介电层之后，移除位于所述抹除闸极以及所述选择闸极之间的所 述牺牲间隔物。20. -种非挥发性存储单元的制作方法，其特征在于，其步骤包括： 提供一基板； 形成一位于所述基板上的选择闸极； 形成一第一摻雜區、一第一摻雜區介電層、一抹除閘極以及一抹除閘極覆蓋介電層，其 中所述第一掺杂区设置在所述基板内，所述第一掺杂区介电层设置于所述基板上，并位于 所述第一掺杂区上，所述抹除闸极设置于第一掺杂区介电层上，而所述抹除闸极覆盖介电 层设置于所述抹除闸极上； 移除部分所述第一掺杂区介电层、部分所述抹除闸极覆盖介电层，使得所述第一掺杂 区介电层以及所述抹除闸极覆盖介电层的长度或截面积小于所述抹除闸极； 形成一穿隧介电层覆盖裸露出的所述选择闸极、所述抹除闸极、所述第一掺杂区介电 层、所述抹除闸极覆盖介电层以及部分所述基板的表面； 形成一浮动闸极，位于所述选择闸极以及所述抹除闸极之间，其中所述浮动闸极靠近 所述抹除闸极的一侧壁具有一凸出结构； 形成一耦合闸极介电层覆盖裸露出的所述穿隧介电层以及所述浮动闸极;及 于所述耦合闸极介电层上形成一耦合闸极。21. 如权利要求20所述的非挥发性存储单元的制作方法，其特征在于，包括以下步骤： 在形成所述选择闸极之后，形成一第一衬底介电层覆盖所述选择闸极及所述基板； 形成至少一牺牲间隔物于所述第一衬底介电层上，其中所述牺牲间隔物与所述选择闸 极相邻； 形成一第二衬底介电层覆盖裸露出的所述第一衬底介电层以及所述牺牲间隔物； 形成所述抹除闸极在所述第二衬底介电层上，其中所述抹除闸极位于所述第一掺杂区 上方，并位于两相邻的所述牺牲间隔物之间；及 于形成所述抹除闸极覆盖介电层之后，移除所述犧牲間隔物、部分所述第一襯底介電 層以及部分所述第二襯底介電層，保留位于所述抹除閘極與所述第一摻雜區之間的所述第 一襯底介電層以及所述第二襯底介電層，藉此在所述抹除闸极与所述第一掺杂区之间形成 所述第一掺杂区介电层。22. 如权利要求20所述的非挥发性存储单元的制作方法，其特征在于，包括以下步骤： 于形成所述选择闸极之后，在所述選擇閘極及所述基板上形成一介電層;及 移除部分所述介电层，保留所述选择闸极上表面及部分所述基板上的所述介电层，藉 此在所述选择闸极上表面形成一选择闸极覆盖介电层，及在部分所述基板的上表面形成所 述第一掺杂区介电层。
【文档编号】H01L21/8247GK105931993SQ201610287623
【公开日】2016年9月7日
【申请日】2016年5月4日
【发明人】范德慈, 陈志民, 吕荣章
【申请人】北京芯盈速腾电子科技有限责任公司