非挥发性存储器及其制造方法
【专利摘要】本发明公开一种非挥发性存储器及其制造方法，该存储器包括基底、第一导体层、第二导体层、图案化硬掩模层、第三导体层、第一掺杂区及第二掺杂区。第一导体层与第二导体层彼此分离设置于基底上。图案化硬掩模层设置于第一导体层上，且暴露出第一导体层的尖端。第三导体层设置于第一导体层远离第二导体层的一侧的基底上。第三导体层位于部分第一导体层上并覆盖尖端，且第三导体层与第一导体层相互隔离。第一掺杂区设置于第三导体层下方的基底中。第二掺杂区设置于第二导体层远离第一导体层的一侧的基底中。
【专利说明】
非挥发性存储器及其制造方法
技术领域
[0001] 本发明涉及一种存储器及其制造方法，且特别是涉及一种非挥发性存储器及其制 造方法。
【背景技术】
[0002] 非挥发性存储器元件由于具有使存入的数据在断电后也不会消失的优点，因此成 为个人电脑和电子设备所广泛采用的一种存储器元件。
[0003] 许多非挥发性存储器会采用分离栅极（split gate)的设计。具有分离栅极的非 挥发性存储器结构包括浮置栅极与位于浮置栅极的一侧的选择栅极。
[0004] 然而，具有浮置栅极与选择栅极的非挥发性存储器需要较高的电压以及较大的漏 极与浮置栅极的重叠区域来进行编程操作与抹除操作，因此无法进一步地缩小存储单元尺 寸。
【发明内容】
[0005] 本发明的目的在于提供一种非挥发性存储器及其制造方法，其可进一步地缩小存 储单元尺寸。
[0006] 为达上述目的，本发明提出一种非挥发性存储器，包括基底、第一导体层、第二导 体层、图案化硬掩模层、第三导体层、第一掺杂区及第二掺杂区。第一导体层与第二导体层 彼此分离设置于基底上。图案化硬掩模层设置于第一导体层上，且暴露出第一导体层的尖 端。第三导体层设置于第一导体层远离第二导体层的一侧的基底上。第三导体层位于部分 第一导体层上并覆盖尖端，且第三导体层与第一导体层相互隔离。第一掺杂区设置于第三 导体层下方的基底中。第二掺杂区设置于第二导体层远离第一导体层的一侧的基底中。
[0007] 依照本发明的一实施例所述，在上述的非挥发性存储器中，第一导体层与第二导 体层例如是源自于同一导体材料层，且第一导体层与第三导体层例如是源自于不同导体材 料层。
[0008] 依照本发明的一实施例所述，在上述的非挥发性存储器中，图案化硬掩模层例如 是单层结构或多层结构。
[0009] 依照本发明的一实施例所述，在上述的非挥发性存储器中，还包括第一介电层。第 一介电层设置于第一导体层与基底之间以及第二导体层与基底之间。
[0010] 依照本发明的一实施例所述，在上述的非挥发性存储器中，还包括第二介电层。第 二介电层设置于第一导体层与第二导体层之间。
[0011] 依照本发明的一实施例所述，在上述的非挥发性存储器中，还包括第三介电层。第 三介电层设置于第三导体层与第一导体层之间以及第三导体层与基底之间。
[0012] 依照本发明的一实施例所述，在上述的非挥发性存储器中，还包括第三掺杂区。第 三掺杂区设置于第一导体层与第二导体层之间的基底中。
[0013] 依照本发明的一实施例所述，在上述的非挥发性存储器中，非挥发性存储器的 编程方法例如是源极侧注入法（source side injection，SSI)或热电子注入法（hot electron injection, HEI)〇
[0014] 依照本发明的一实施例所述，在上述的非挥发性存储器中，非挥发性存储器 的抹除方法例如是在第一导体层与第三导体层之间使用FN穿隧法（Fowler-Nordheim tunneling)进行抹除。
[0015] 本发明提出一种非挥发性存储器的制造方法，包括下列步骤。在基底上形成彼此 分离的第一导体层与第二导体层。在第一导体层上与第二导体层上已形成有图案化硬掩模 层，且图案化硬掩模层暴露出第一导体层的尖端。在第一导体层远离第二导体层的一侧的 基底中形成第一掺杂区。在第二导体层远离第一导体层的一侧的基底中形成第二掺杂区。 在第一导体层远离第二导体层的一侧形成第三导体层。第三导体层位于部分第一导体层上 并覆盖尖端，且第三导体层与第一导体层相互隔离。
[0016] 依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，还包括在 第一导体层与基底之间以及第二导体层与基底之间形成第一介电层。
[0017] 依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，第一导体 层与第二导体层的形成方法包括下列步骤。在基底上形成导体材料层。在导体材料层上形 成图案化硬掩模层。在图案化硬掩模层两侧形成间隙壁。以图案化硬掩模层与间隙壁为掩 模，移除部分导体材料层。
[0018] 依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，还包括移 除间隙壁，以暴露出第一导体层的尖端。
[0019] 依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，第一掺杂 区的形成方法例如是离子注入法。
[0020] 依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，第二掺杂 区的形成方法例如是离子注入法。
[0021] 依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，还包括在 第一导体层与第二导体层之间的基底中形成第三掺杂区。
[0022] 依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，第三导体 层的形成方法包括下列步骤。在基底上形成第二介电层。第二介电层覆盖第一导体层、第 二导体层与图案化硬掩模层。移除部分第二介电层，而在第二介电层中形成开口。开口暴 露出第一导体层的尖端、第一导体层的邻近于第一掺杂区的侧壁及位于第一导体层远离第 二导体层的一侧的基底。在开口所暴露出的第一导体层上与基底上形成第三介电层。在第 三介电层上形成填满开口的导体材料层。移除部分导体材料层。
[0023] 依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，还包括在 形成开口之前，对第二介电层进行平坦化制作工艺。
[0024] 依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，开口的形 成步骤还包括移除位于第一导体层上且邻近于第一掺杂区的部分图案化硬掩模层。
[0025] 依照本发明的一实施例所述，在上述的非挥发性存储器的制造方法中，部分导体 材料层的移除方法例如是对导体材料层进行图案化制作工艺或化学机械研磨制作工艺。
[0026] 基于上述，在本发明所提出的非挥发性存储器及其制造方法中，由于第三导体层 位于部分第一导体层上并覆盖尖端，所以可有效地降低编程操作与抹除操作所需的电压并 有效地缩小第一掺杂区与第一导体层的重叠区域，因此可进一步地缩小存储单元尺寸。
[0027] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附 图作详细说明如下。
【附图说明】
[0028] 图IA至图IE为本发明一实施例的非挥发性存储器制造流程剖视图；
[0029] 图IF为本发明另一实施例的非挥发性存储器的剖视图。
[0030] 符号说明
[0031] 100 :基底
[0032] 102、122、126 :介电层
[0033] 104、128 :导体材料层
[0034] 104a、104b、128a、128b :导体层
[0035] 106 :硬掩模层
[0036] 106a:图案化硬掩模层
[0037] 108、108a、112、112a :氧化硅层
[0038] IlOUlOa :氮化硅层
[0039] 114 :间隙壁
[0040] 116、118、120 :掺杂区
[0041] 124:开口
[0042] 130a、130b :非挥发性存储器
[0043] 132、134、136 :路径
[0044] e :电子
[0045] ST :尖端
【具体实施方式】
[0046] 图IA至图IE为本发明的一实施例的非挥发性存储器制造流程剖视图。图IF为 本发明另一实施例的非挥发性存储器的剖视图。
[0047] 请参照图1A，可在基底100上形成介电层102。介电层102可作为栅介电层或穿 隧介电层使用。介电层102的材料例如是氧化硅。介电层102的形成方法例如是热氧化法 或化学气相沉积法。
[0048] 在介电层102上形成导体材料层104。导体材料层104的材料例如是掺杂多晶硅。 导体材料层104的形成方法例如是化学气相沉积法。
[0049] 在导体材料层104上形成硬掩模层106。硬掩模层106可为单层结构或多层结构， 如氧化硅层的单层结构或氧化硅层/氮化硅层/氧化硅层的多层结构。在此实施例中，硬 掩模层106是以包含氧化硅层108、氮化硅层110与氧化硅层112的多层结构为例进行说 明。硬掩模层106的形成方法例如是化学气相沉积法。
[0050] 请参照图1B，对硬掩模层106进行图案化制作工艺，而在导体材料层104上形成图 案化硬掩模层l〇6a，其中图案化硬掩模层106a包括氧化硅层108a、氮化硅层IlOa与氧化 娃层112a。图案化硬掩模层106a可采用如下方式形成。首先，在硬掩模层106上形成图案 化光致抗蚀剂层（未绘示）。接着，可通过干式蚀刻法移除图案化光致抗蚀剂层所暴露出的 硬掩模层106,而形成化图案化硬掩模层106a。然后，还可移除图案化光致抗蚀剂层。
[0051] 在图案化硬掩模层106a两侧形成间隙壁114。间隙壁114的材料例如是氮化硅。 间隙壁114的形成方法例如是先在导体材料层104上形成覆盖图案化硬掩模层106a的间 隙壁材料层（未绘示），再以干式蚀刻法对间隙壁材料层进行回蚀刻制作工艺而形成。
[0052] 以图案化硬掩模层106a与间隙壁114为掩模，移除部分导体材料层104,而在基底 100上形成彼此分离的导体层104a与导体层104b。其中，导体层104a可作为浮置栅极使 用，且导体层104b可作为选择栅极使用。部分导体材料层104的移除方法例如是干式蚀刻 法。此时，在导体层104a上与导体层104b上已形成有图案化硬掩模层106a。
[0053] 请参照图1C，可选择性地移除间隙壁114,以暴露出导体层104a的尖端ST。间隙 壁114的移除方法例如是湿式蚀刻法，如使用热磷酸来进行湿式蚀刻。
[0054] 在此，间隙壁114可用以控制导体层104a的宽度、导体层104b的宽度及导体层 104a与导体层104b之间的间隙宽度。此外，通过间隙壁114的使用，图案化硬掩模层106a 不会覆盖住导体层l〇4a的尖端ST，因此可使得图案化硬掩模层106a暴露出导体层104a的 尖端ST。
[0055] 在导体层104a远离导体层104b的一侧的基底100中形成掺杂区116。掺杂区116 可用以作为漏极使用。掺杂区116的形成方法例如是离子注入法。在导体层104b远离导 体层104a的一侧的基底100中形成掺杂区118。掺杂区118可用以作为源极使用。掺杂区 118的形成方法例如是离子注入法。
[0056] 此外，还可选择性地于导体层104a与导体层104b之间的基底100中形成掺杂区 120。掺杂区120的形成方法例如是离子注入法。在此实施例中，掺杂区120与掺杂区118 可在同一离子注入制作工艺中同时形成，以减少光掩模的使用，但本发明并不以此为限。
[0057] 在使用热电子注入法对非挥发性存储器进行编程操作时，可形成掺杂区120来协 助进行编程操作。在另一实施例中，在使用源极侧注入法对非挥发性存储器进行编程操作 时，可以不形成惨杂区120。
[0058] 另外，掺杂区116、掺杂区118与掺杂区120并无特定的形成顺序及形成方法，在此
技术领域具有通常知识者可依照制作工艺设计需求对于掺杂区116、掺杂区118与掺杂区 120的形成顺序及形成方法进行调整。
[0059] 在基底100上形成介电层122。介电层122覆盖导体层104a、导体层104b与图案 化硬掩模层l〇6a。介电层122的材料例如是氧化硅。介电层122的形成方法例如是化学气 相沉积法。此外，还可选择性地通过化学机械研磨法对介电层122进行平坦化制作工艺。
[0060] 请参照图1D，移除部分介电层122,而在介电层122中形成开口 124。开口 124暴 露出导体层l〇4a的尖端ST、导体层104a的邻近于掺杂区116的侧壁及位于导体层104a远 离导体层l〇4b的一侧的基底100。开口 124可采用如下方式形成。首先，在介电层122上 形成图案化光致抗蚀剂层（未绘示）。接着，移除图案化光致抗蚀剂层所暴露出的介电层 122,而形成开口 124。部分介电层122的移除方法例如是干式蚀刻法、湿式蚀刻法或其组 合。然后，还可移除图案化光致抗蚀剂层。
[0061] 此外，在开口 124的形成步骤中，还可选择性地移除位于导体层104a上且邻近于 掺杂区116的部分图案化硬掩模层106a，也可选择性地移除位于掺杂区116上的介电层 102〇
[0062] 在开口 124所暴露出的导体层104a上与基底100上形成介电层126。介电层126 的材料例如是氧化硅。介电层126的形成方法例如是化学机械研磨法。
[0063] 在介电层126上形成填满开口 124的导体材料层128。导体材料层128。导体材 料层128的材料例如是掺杂多晶硅。导体材料层104的形成方法例如是化学气相沉积法。
[0064] 请参照图1E，移除部分导体材料层128,而在导体层104a远离导体层104b的一侧 形成导体层128a。导体层128a位于部分导体层104a上并覆盖尖端ST，且导体层128a与 导体层104a可通过介电层126而相互隔离。导体层128a可做为抹除栅极使用。部分导体 材料层128的移除方法例如是对导体材料层128进行图案化制作工艺。举例来说，先在导 体材料层128上形成图案化光致抗蚀剂层（未绘示）。接着，可通过干式蚀刻法移除图案化 光致抗蚀剂层所暴露出的导体材料层128,而形成导体层128a。此时，还可选择性地移除图 案化光致抗蚀剂层所暴露出的介电层126。然后，还可移除图案化光致抗蚀剂层。
[0065] 在另一实施例中，请参照图1F，部分导体材料层128的移除方法例如是对导体材 料层128进行化学机械研磨制作工艺，而形成导体层128b。为了确保能够完全移除位于开 口 124以外的导体材料层128,可对导体材料层128进行过研磨制作工艺。例如，可研磨至 暴露出介电层122为止，此时介电层122上方的介电层126会被移除。当通过使用化学机械 研磨制作工艺来移除部分导体材料层128时，可以不必使用光掩模即可形成导体层128b。
[0066] 此外，在上述实施例中，虽然间隙壁114在形成导体层104a与104b之后就被移 除，然而本发明并不以此为限。在另一实施例中，也可在开口 124形成之后，再移除间隙壁 114。只要能够移除靠近掺杂区116的一侧的间隙壁114,以暴露出导体层104a的尖端ST 即可。
[0067] 通过上述实施例的制造方法已形成非挥性存储器130a、130b的基本结构。以下， 通过图IE与图IF来介绍本实施例的非挥性存储器130a、130b的基本结构。
[0068] 请参照图1E，非挥发性存储器130a包括基底100、导体层104a、导体层104b、图案 化硬掩模层106a、导体层128a、掺杂区116及掺杂区118。导体层104a与导体层104b彼 此分离设置于基底100上。图案化硬掩模层l〇6a设置于导体层104a上，且暴露出导体层 l〇4a的尖端ST。图案化硬掩模层106a可为单层结构或多层结构。在此实施例中，图案化 硬掩模层l〇6a是以包括氧化硅层108a、氮化硅层IlOa与氧化硅层112a的多层结构为例进 行说明。导体层128a设置于导体层104a远离导体层104b的一侧的基底100上。导体层 128a位于部分导体层104a上并覆盖尖端ST，且导体层128a与导体层104a相互隔离。导 体层l〇4a与导体层104b例如是源自于同一导体材料层，且导体层104a与导体层128a例 如是源自于不同导体材料层。掺杂区116设置于导体层128a下方的基底100中。掺杂区 118设置于导体层104b远离导体层104a的一侧的基底100中。
[0069] 此外，非挥发性存储器130a还可选择性地包括介电层102、掺杂区120、介电层122 与介电层126中的至少一者。介电层102设置于导体层104a与基底100之间以及导体层 104b与基底100之间。掺杂区120设置于导体层104a与导体层104b之间的基底100中。 介电层122设置于导体层104a与导体层104b之间。介电层126设置于导体层128a与导 体层104a之间以及导体层128a与基底100之间。
[0070] 另外，请同时参照图IE与图1F，图IF中的非挥发性存储器130b与非挥发性存储 器130a的差异仅在于导体层128b与导体层128a的制作方法不同而导致导体层128b与导 体层128a的形状不同。至于非挥发性存储器130a、130b的各构件的材料、形成方法与功效 等已于前文中进行详尽地描述，故于此不再赘述。
[0071 ] 非挥发性存储器130a、130b的编程方法例如是源极侧注入法或热电子注入法。详 细而言，在导体层104a与导体层104b之间的间隙宽度较大（如，大于等于40nm)的情况下， 可使用热电子注入法对非挥发性存储器进行编程操作，此时可形成掺杂区120来协助进行 编程操作。在采用热电子注入法对非挥发性存储器130a、130b进行编程操作时，电子e会 沿着路径132进行移动。
[0072] 在另一实施例中，在导体层104a与导体层104b之间的间隙宽度较小（如，约 20nm)的情况下，可使用源极侧注入法对非挥发性存储器进行编程操作，此时可以不形成掺 杂区120。在采用源极侧注入法对非挥发性存储器130a、130b进行编程操作时，电子e会 沿着路径134进行移动。
[0073] 非挥发性存储器130a、130b的抹除方法例如是在导体层104a与导体层128a之间 或是在导体层l〇4a与导体层128b使用FN穿隧法进行抹除。在采用FN穿隧法对非挥发性 存储器130a、130b进行抹除操作时，电子e会沿着路径136进行移动。
[0074] 基于上述实施例可知，由于导体层128a (或导体层128b)位于部分导体层104a上 并覆盖尖端ST，所以在进行编程操作时，导体层128a(或导体层128b)与掺杂区116均可与 导体层104a进行耦合，且导体层128a (或导体层128b)与导体层104a之间具有较佳的耦 合率（coupling ratio)，因此可有效地降低编程操作所需的电压并有效地缩小掺杂区116 与导体层l〇4a的重叠区域。此外，在进行抹除操作时，由于导体层104a的尖端ST有助于 抹除操作的进行，因此可有效地降低抹除操作所需的电压并有效地缩小掺杂区116与导体 层104a的重叠区域。亦即，由于通过导体层128a(或导体层128b)可有效地降低编程操作 与抹除操作所需的电压并有效地缩小掺杂区116与导体层104a的重叠区域，因此可进一步 地缩小存储单元尺寸。
[0075] 上述实施例在对非挥发性存储器130a、130b进行各种操作时所使用的电压如下 表1所示。在此图IE与图IF的实施例中，将掺杂区118设为源极，将导体层104b设为选 择栅极，将导体层128a、128b设为抹除栅极，且掺杂区116设为将漏极。
[0076] 表 1
[0078] 综上所述，上述实施例所提出的非挥发性存储器及其制造方法至少具有以下特 点。由于导体层128a (或导体层128b)位于部分导体层104a上并覆盖尖端ST，所以可有效 地降低编程操作与抹除操作所需的电压并有效地缩小掺杂区116与导体层104a的重叠区 域，因此可进一步地缩小存储单元尺寸。
[0079] 虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术 领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发 明的保护范围应当以附上的权利要求所界定的为准。
【主权项】
1. 一种非挥发性存储器，包括： 基底； 第一导体层与第二导体层，彼此分离设置于该基底上； 图案化硬掩模层，设置于该第一导体层上，且暴露出该第一导体层的一尖端； 第三导体层，设置于该第一导体层远离该第二导体层的一侧的该基底上，其中该第三 导体层位于部分该第一导体层上并覆盖该尖端，且该第三导体层与该第一导体层相互隔 离； 第一掺杂区，设置于该第三导体层下方的该基底中；以及 第二掺杂区，设置于该第二导体层远离该第一导体层的一侧的该基底中。2. 如权利要求1所述的非挥发性存储器，其中该第一导体层与该第二导体层源自于同 一导体材料层，且该第一导体层与该第三导体层源自于不同导体材料层。3. 如权利要求1所述的非挥发性存储器，其中该图案化硬掩模层包括单层结构或多层 结构。4. 如权利要求1所述的非挥发性存储器，还包括第一介电层，设置于该第一导体层与 该基底之间以及该第二导体层与该基底之间。5. 如权利要求1所述的非挥发性存储器，还包括第二介电层，设置于该第一导体层与 该第二导体层之间。6. 如权利要求1所述的非挥发性存储器，还包括第三介电层，设置于该第三导体层与 该第一导体层之间以及该第三导体层与该基底之间。7. 如权利要求1所述的非挥发性存储器，还包括第三掺杂区，设置于该第一导体层与 该第二导体层之间的该基底中。8. 如权利要求1所述的非挥发性存储器，其中该非挥发性存储器的编程方法包括源极 侧注入法或热电子注入法。9. 如权利要求1所述的非挥发性存储器，其中该非挥发性存储器的抹除方法包括在该 第一导体层与该第三导体层之间使用FN穿隧法进行抹除。10. -种非挥发性存储器的制造方法，包括： 在一基底上形成彼此分离的一第一导体层与一第二导体层，其中在该第一导体层上与 该第二导体层上已形成有一图案化硬掩模层，且该图案化硬掩模层暴露出该第一导体层的 一尖立而； 在该第一导体层远离该第二导体层的一侧的该基底中形成一第一掺杂区； 在该第二导体层远离该第一导体层的一侧的该基底中形成一第二掺杂区；以及 在该第一导体层远离该第二导体层的一侧形成一第三导体层，其中该第三导体层位于 部分该第一导体层上并覆盖该尖端，且该第三导体层与该第一导体层相互隔离。11. 如权利要求10所述的非挥发性存储器的制造方法，还包括在该第一导体层与该基 底之间以及该第二导体层与该基底之间形成一第一介电层。12. 如权利要求10所述的非挥发性存储器的制造方法，其中该第一导体层与该第二导 体层的形成方法包括： 在该基底上形成一导体材料层； 在该导体材料层上形成该图案化硬掩模层； 在该图案化硬掩模层两侧形成一间隙壁；以及 以该图案化硬掩模层与该间隙壁为掩模，移除部分该导体材料层。13. 如权利要求12所述的非挥发性存储器的制造方法，还包括移除该间隙壁，以暴露 出该第一导体层的该尖端。14. 如权利要求10所述的非挥发性存储器的制造方法，其中该第一掺杂区的形成方法 包括离子注入法。15. 如权利要求10所述的非挥发性存储器的制造方法，其中该第二掺杂区的形成方法 包括离子注入法。16. 如权利要求10所述的非挥发性存储器的制造方法，还包括在该第一导体层与该第 二导体层之间的该基底中形成一第三掺杂区。17. 如权利要求10所述的非挥发性存储器的制造方法，其中该第三导体层的形成方法 包括： 在该基底上形成一第二介电层，其中该第二介电层覆盖该第一导体层、该第二导体层 与该图案化硬掩模层； 移除部分该第二介电层，而在该第二介电层中形成一开口，其中该开口暴露出该第一 导体层的该尖端、该第一导体层的邻近于该第一掺杂区的侧壁及位于该第一导体层远离该 第二导体层的一侧的该基底； 在该开口所暴露出的该第一导体层上与该基底上形成一第三介电层； 在该第三介电层上形成填满该开口的一导体材料层；以及 移除部分该导体材料层。18. 如权利要求17所述的非挥发性存储器的制造方法，还包括在形成该开口之前，对 该第二介电层进行一平坦化制作工艺。19. 如权利要求17所述的非挥发性存储器的制造方法，其中该开口的形成步骤还包括 移除位于该第一导体层上且邻近于该第一掺杂区的部分该图案化硬掩模层。20. 如权利要求17所述的非挥发性存储器的制造方法，其中部分该导体材料层的移除 方法包括对该导体材料层进行图案化制作工艺或化学机械研磨制作工艺。
【文档编号】H01L27/115GK106033758SQ201510106006
【公开日】2016年10月19日
【申请日】2015年3月11日
【发明人】宋达, 许正源, 赵坚铭, 陈辉煌
【申请人】力晶科技股份有限公司