集成电路及用于操作有多个存储器单元的集成电路的方法与流程

本发明涉及集成电路以及用于操作具有多个存储器单元的集成电路的方法。

背景技术

片上系统(soc)通常包括单个集成电路(ic)芯片上的集成电子系统。许多soc包括存储器单元，其与soc内的其他电路相比消耗大量功率。另外，随着晶体管尺寸在亚微米soc中持续缩小，晶体管泄漏电流和泄漏功率可相应地增加，从而导致soc的总功耗增加。许多便携式和可穿戴设备由于其小型设计和小型电池部件而具有总体低功耗需求。因此，在电池容量较小和/或需要总体低功耗的应用中，需要在消耗总功率的最大百分比的电路(诸如存储器单元)中防止泄漏电流并管理功耗。

技术实现要素：

本发明所解决的技术问题是防止利用存储器单元的集成电路中的电流泄漏。

本技术的各种实施方案可包括用于存储器单元的功率管理的方法和装置。存储器单元可被配置成在各种电压电平下工作以减轻功率耗散。存储器单元可在活动状态期间接收第一电压电平，并且在空闲状态期间接收第二电压电平。可基于预定系统参数得知活动状态和空闲状态。可根据存储器单元的特定特征来选择第二电压电平以便保持输入数据。

在一个方面，一种集成电路，包括：电压发生器，该电压发生器被配置成生成第一电压和第二电压；电压控制电路，该电压控制电路被配置成根据预定参数生成电压控制信号；数据处理电路，该数据处理电路耦接到电压控制电路和电压发生器，并包括存储器单元，其中该存储器单元被配置成：根据预定时间周期在活动状态和空闲状态下工作，该预定时间周期包括第一时间段和第二时间段；以及根据时钟频率工作，其中该时钟频率是预定参数的倍数；选择器电路，该选择器电路耦接在电压控制电路与数据处理电路之间并且对电压控制信号作出响应，其中：该选择器电路被配置成将第一电压和第二电压中的一者选择性地耦接到存储器单元；电压控制电路根据第一时间段和第二时间段将电压控制信号传输到选择器电路；在与活动状态基本上重合时第一电压耦接到存储器单元；并且在与空闲状态基本上重合时第二电压耦接到存储器单元。

在一个实施方案中，预定时间周期等于预定参数的倒数；第一时间段等于时钟频率的倒数；并且第二时间段等于预定时间周期与第一时间段的差值。

在一个实施方案中，在第一时间段期间，存储器单元在活动状态下工作；并且在第二时间段期间，存储器单元在空闲状态下工作。

在一个实施方案中，当存储器单元在活动状态下工作时，存储器单元能够读取和写入数据；并且当存储器单元在空闲状态下工作时，存储器单元：能够保持先前写入的数据；并且不能够读取和写入新数据。

在一个实施方案中，控制电路在第一时间段期间将第一电压耦接到存储器单元；并且控制电路在第二时间段期间将第二电压耦接到存储器单元。

在一个实施方案中，预定参数是采样频率；并且采样频率是根据人类听觉范围选择的。

在一个实施方案中，第一电压小于存储器单元的最大工作电压并且大于存储器单元的最小工作电压；并且第二电压小于存储器单元的最小工作电压并且大于存储器单元的最小保持电压。

在另一个方面，一种用于操作具有多个存储器单元的集成电路的方法，包括：生成具有基于采样频率的时钟频率的时钟信号；利用电压发生器生成第一电压和第二电压；利用电压发生器同时在第一输出端子处输出第一电压以及在第二输出端子处输出第二电压；在活动状态期间将第一电压选择性地耦接到来自所述多个存储器单元的至少一个存储器单元；以及在空闲状态期间将第二电压选择性地耦接到来自所述多个存储器单元的至少一个存储器单元；其中：在预定时间周期期间，所述多个存储器单元在活动状态和空闲状态下工作；并且预定时间周期等于采样频率的倒数。

在一种操作中，第一电压小于所述多个存储器单元的最大工作电压并且大于所述多个存储器单元的最小工作电压；并且第二电压小于所述多个存储器单元的最小工作电压并且大于所述多个存储器单元的最小保持电压。

在一种操作中，所述多个存储器单元在第一预定时间段期间在活动状态下工作；所述多个存储器单元在第二预定时间段期间在空闲状态下工作；并且第一预定时间段和第二预定时间段之和等于预定时间周期。

本发明所实现的技术效果是减少因电流泄漏所引起的功率损耗，从而提供ic的更有效操作。

附图说明

当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图当中的类似元件和步骤。

图1是根据本技术的示例性实施方案的系统的框图；

图2是根据本技术的第一实施方案的数据处理电路的框图；

图3是根据本技术的第一实施方案的数据处理电路的框图；

图4是根据本技术的第一实施方案的数据处理电路的框图；

图5是根据本技术的第一实施方案的数据处理电路的框图；

图6是根据本技术的示例性实施方案的存储器单元的电路图；

图7是根据本技术的示例性实施方案的具有一个时间周期的存储器单元的操作时序图；并且

图8是根据本技术的示例性实施方案的具有两个不同时间周期的存储器单元的操作时序图。

具体实施方式

本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可通过被配置成执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可采用可执行多种功能的各种电压发生器、电源、存储设备、逻辑电路、处理单元等。另外，本技术可结合任何数量的系统(诸如音频系统、成像系统和消费电子器件)实施，并且所述的这些系统仅为该技术的示例性应用。此外，本技术可采用任何数量的常规技术来接收数据、对数据进行采样、处理数据等。

根据本技术的各个方面的用于存储器单元的电源管理的方法和装置可结合任何合适的电子系统一起操作，诸如“智能设备”、可穿戴设备(例如，无线耳塞)、便携式电子器件、消费电子器件等。此外，用于存储器单元的电源管理的方法和装置可与任何合适的系统一起使用，诸如音频系统、相机系统、视频系统、机器视觉、车辆导航、监视系统、运动检测系统等。

参见图1，示例性系统100可包括音频系统，诸如无线耳塞。系统100可包括用于接收输入数据、处理数据和输出数据的各种电路。系统100还可包括用于向各种电路供电的任何合适的电源。例如，系统100可包括电源140和集成电路105(即，片上系统)。

电源140可向集成电路105提供电压源(或电流)形式的功率。电源140可根据特定应用、所需功耗等将功率输送到集成电路105。例如，在各种实施方案中，电源140可被配置成将恒定功率输送到集成电路105。在其他实施方案中，电源140可被配置成将间歇功率输送到集成电路105。电源140可包括任何合适类型的设备或系统，包括可再充电电源(诸如锂离子电池)或不可再充电电源(诸如原电池)以及经由电源端口(诸如usb端口、usb-c端口等)连接的外部电源。可根据任何所需的标准(诸如特定应用、功耗限制等)来调节电源输送到集成电路105的功率量。

集成电路105可被配置成生成各种电压以向集成电路105内所包含的各种电路供电，根据电路105的特定应用和系统集成来处理数据，并且根据预定义的规则和/或变量来作出决策。例如，在示例性实施方案中，集成电路105可包括时钟发生器155、电压发生器120、电压控制电路115、中央处理单元(cpu)110、选择器电路125和处理系统130。集成电路105还可包括用于输送功率、接收输入数据或传输输出数据的任何数量的输入/输出引脚。

时钟发生器155可包括被配置成生成一个或多个时钟信号的任何合适的电路。例如，时钟发生器155可生成cpu时钟信号(clock_cpu)并将clock_cpu传输到cpu110。时钟发生器155还可生成dpc时钟信号并将dpc时钟信号传输到处理系统130。

电压发生器120可被配置成同时生成和输出多个电压电平。例如，电压发生器120可包括用以输出第一电压v1的第一输出端子145和用以输出第二电压v2的第二输出端子150。电压发生器120可耦接到电源140并从该电源接收功率。可根据特定应用来选择第一电压v1和第二电压v2的值。在各种实施方案中，可根据被配置成接收第一电压v1和第二电压v2的一种或多种电路和/或系统的操作规范来选择第一电压v1和第二电压v2的值。例如，并且参见图7，根据示例性实施方案，第一电压v1被选择为落在第一范围r1内，其中该第一范围由上限(例如，最大电压vmax规范)和下限(例如，最小电压vmin规范)限定(即，vmax>v1>vmin)，并且第二电压v2被选择为落在第二范围r2内，其中该第二范围由上限(例如，最小电压vmin规范)和下限(例如，最小保持电压vmin_ret规范)限定(即，vmin>v2>vmin_ret)。因此，第一电压v1大于第二电压v2。在示例性实施方案中，最大电压vmax、最小电压vmin和最小保持电压vmin_ret对应于处理系统130的操作规范。

电压控制电路115可被配置成接收各种输入控制信号，并且根据输入控制信号来传输各种输出控制信号。电压控制电路115可耦接到cpu110，并且从该cpu接收输入控制信号。输入控制信号可为可配置的，并且可基于集成电路105的特定应用。例如，在系统100是音频系统的情况下，cpu110可使用相关变量和/或与音频处理相关的预定参数(诸如采样频率fs)以及与启用/禁用所选择的电路和/或系统相对应的信号进行配置。在示例性实施方案中，电压控制电路115可从cpu110接收预定参数(诸如采样频率fs)和数据处理电路(dpc)控制信号。在集成电路105结合到音频设备和/或系统中的实施方案中，可根据人类听觉范围来选择采样频率fs。例如，可将采样频率fs设定为44.1khz(即，每秒44,100个样本)，其中可使用以该速率采样的信号准确地再现覆盖完整人类听觉范围的至多20,500hz音频频率。

电压控制电路115还可从电源140或电压发生器120接收功率。电压控制电路115可根据dpc控制信号和/或预定参数将动态电压控制(dvc)信号传输到选择器电路125。例如，dvc信号可包括逻辑值(例如，“1”、“0”)，其中该逻辑值对应于启用功能或禁用功能之一，并且电压控制电路115可根据输入控制信号(诸如采样频率和dpc控制信号)来传输dvc信号的特定值。

选择器电路125可被配置成接收多个电压和控制信号，并且根据控制信号将这些电压之一传输到处理系统130。例如，在系统100是音频系统的情况下，选择器电路125可接收dvc信号作为控制信号，并且可接收第一输入端子处的第一电压v1和第二输入端子处的第二电压v2。因此，选择器电路125可被配置成根据dvc信号来传输第一电压v1或第二电压v2之一。例如，当dvc信号为逻辑“1”时，选择器电路125可被配置成传输第一电压v1。类似地，当dvc信号为逻辑“0”时，选择器电路125可被配置成传输第二电压v2。逻辑值是任意的，因为选择器电路125可被配置成在特定dvc信号的情况下以特定方式作出响应。例如，选择器电路125可包括具有两个输入端和一个选择线的常规多路复用器。

处理系统130可被配置成执行各种数字信号处理功能，诸如对输入数据进行采样、过滤和调节，以提高输出数据的质量。例如，处理系统130可包括数据处理电路(dpc)135。处理系统130还可包括各种接口电路诸如cpu接口电路(未示出)，以及一个或多个信号转换电路(未示出)，诸如模数转换器和数模转换器。

参见图2至图5，dpc135可促进处理功能、逻辑功能和/或存储数据。dpc135可接收从选择器电路125传输的dpc电压，以及来自时钟发生器155的dpc时钟信号(dpcclock)。dpc135可利用dpc电压向诸如存储器单元200和逻辑单元205的各种部件供电。因此，dpc135可被配置成将dpc电压路由到存储器单元200和逻辑单元205以向相关部件供电。根据各种实施方案，dpc135可包括任何合适数量的存储器单元200和逻辑单元205。可根据特定应用、功率限制、物理布局限制等来选择存储器单元200和逻辑单元205的特定数量以及它们相对于彼此的布置。dpc135还可被配置成接收输入数据(di)并传输输出数据(do)。

在各种实施方案中，处理系统130可包括多个数据处理电路135(0):135(n)，其中每个数据处理电路135(0):135(n)执行不同功能。例如，在系统100是音频系统的情况下，一个数据处理电路135可用于使输入数据信号均衡，而不同的数据处理电路135可用于消除数据信号中的噪声。在这种情况下，每个数据处理电路135可与其他数据处理电路135独立地工作。例如，集成电路105可包括多个选择器电路125(0):125(n)，其中每个数据处理电路135耦接到专用选择器电路125。可根据特定应用来选择每个数据处理电路135的数量和特定功能。

根据各种实施方案，存储器单元200可被配置成根据dpc时钟信号和/或预定参数(或变量)在各种状态下工作。例如，存储器单元200可在活动状态下工作，其中存储器单元200能够读取数据(已经请求数据)和写入数据(更新内容)，并且存储器单元200可在空闲状态下工作，其中存储器单元200不读取或写入新数据，而是保持先前写入的数据。在各种实施方案中，存储器单元200可包括能够在降低功率的时间段期间保持数据的保持型存储器单元，诸如sram、触发器等。

存储器单元200可包括使用常规部件(诸如具有栅极、漏极和源极的晶体管)在衬底上形成的常规sram阵列。例如，并且参见图6，存储器单元200(例如，sram阵列)可包括多个位单元，其中每个位单元300包括两个存取晶体管(m5,m6)和两个交叉耦接的反相器305,310。存储器单元200还可耦接到外围控制逻辑以控制给定位单元300的状态。例如，控制逻辑可通过字线(wl)将位单元300从活动状态切换到空闲状态，或反之亦然。sram位单元300可耦接到一个或多个位线以在活动状态期间传输数据。

在各种实施方案中，存储器单元200还可耦接到时钟发生器155并且被配置成接收dpc时钟信号。因此，dpc时钟信号可控制将存储器单元的状态从活动状态切换到空闲状态的时序，并且反之亦然。dpc时钟信号可在为预定参数的倍数的频率(时钟频率)下工作。例如，时钟频率可为采样频率fs的倍数。在音频应用中，时钟频率可等于采样频率fs乘以音频位深度(分辨率)，例如2⁸＝256(即，时钟频率＝fs*256)。

根据各种应用，并且参见图7，存储器单元在活动状态下工作预定时间段(第一时间段ta)，并且在空闲状态下工作预定时间段(第二时间段ti)。类似地，循环通过一个活动状态和一个空闲状态所需的时长也是已知的时间段，并且称为时间周期tc。因此，可对其他工作进行定时以便在与第一时间段ta和第二时间段ti基本上重合时发生。例如，在与存储器单元135从活动状态切换到空闲状态(或反之亦然)基本上同时，电压发生器电路115可经由dvc控制信号和选择器电路125将第一电压v1或第二电压v2之一(经由dpc电压信号)选择性地耦接到存储器单元200。在示例性实施方案中，选择器电路125被配置成在与活动状态(第一时间段)基本上重合时将第一电压v1耦接到存储器单元200，并且在与空闲状态(第二时间段)基本上重合时将第二电压v2耦接到存储器单元200。在空闲状态期间降低通向存储器单元200的电压可降低数据处理电路135和/或存储器单元200中的泄漏电流，因此可降低系统100的总功耗。

在其他实施方案中，并且参见图8，存储器单元200可根据多个时间周期工作。例如，存储器单元20可根据第一时间周期tc1和第二时间周期tc2工作，其中第一时间周期tc1的时长不同于第二时间周期tc2的时长。根据本实施方案，第一时间周期tc1可包括第一活动状态ta1和第一空闲状态ti1，并且第二时间周期tc2可包括第二活动状态ta2和第二空闲状态ta2。在示例性实施方案中，第二活动状态ta2的时长可长于第一活动状态ta1。在各种实施方案中，第一时间周期tc1和第二时间周期tc2可交替。如上所述，可对其他工作进行定时以便在与第一活动状态ta1、第一空闲状态ti1、第二活动状态ta2和第二空闲状态ta2基本上重合时发生，因为第一时间周期tc1和第二时间周期tc2及其相应活动状态和空闲状态的时长是已知的。可根据特定应用来选择时间周期的数量。

逻辑电路205可被配置成向一个或多个存储器单元200提供控制信号。逻辑电路205可结合外围设备和/或系统(诸如cpu110)一起工作，以控制存储器单元200的状态。逻辑电路205可包括任何数量的逻辑门、加法器、数字部件等，并且可被配置成根据特定应用来执行各种功能。

在工作中，集成电路105通过以下方式工作以降低总功耗：在指定时间段期间将功率(电压或电流)限制于系统的各种部件。这些指定时间段与数据处理电路135和/或存储器单元200的特定工作状态重合。根据各种实施方案，数据处理电路135和/或存储器单元200能够在降低电压和/或功率的时间段期间保持数据。

在示例性实施方案中，并且参见图1、图2至图5和图7，cpu110可将采样频率fs和dpc控制信号传输到电压控制单元115。电压控制单元115可利用采样频率fs和dpc控制信号来确定dvc信号的适当值。例如，dvc信号的值可为逻辑1或逻辑0，其中每个逻辑值表示特定指令。

电源140可向电压发生器120供电，其中该电压发生器120基本上同时生成和输出第一电压v1和第二电压v2。电压发生器120将第一电压v1和第二电压v2两者传输到选择器电路125。

选择器电路125接收第一电压v1和第二电压v2两者以及dvc信号，并且选择器电路125基于dvc信号的值(指令)来选择第一电压和第二电压之一并将第一电压和第二电压之一传输到处理系统130。例如，如果dvc值为逻辑1，则选择器电路125可选择和输出第一电压v1，并且如果dvc值为逻辑0，则选择器电路125可选择和输出第二电压v2。因此，dpc电压信号可采取第一电压v1或第二电压v2的形式。

由于活动状态和空闲状态及其相应的时间段ta,ti是已知的，因此也可在与第一时间段ta和第二时间段ti(及活动状态和空闲状态)基本上重合时传输dvc信号。在各种实施方案中，活动状态和第一时间段可基于dpc时钟信号(dpc时钟频率faud)。

在示例性实施方案中，可根据采样频率fs(例如44.1khz)来设定dpc时钟频率，其中dpc时钟频率faud等于位分辨率(例如，256)乘以采样频率fs(即，faud＝fs*256)。第一时间段ta可等于dpc时钟频率的倒数(即，ta＝1/faud＝1/(fs*256))。例如，在采样频率fs被设定为44.1khz的情况下，第一时间段等于大约88.6ns(纳秒)，并且时间周期tc等于大约22.6757μs(微秒)。

在示例性实施方案中，时间周期tc(其包括一个活动状态和一个空闲状态)也是已知的，并且等于采样频率(或其他预定参数)的倒数。因此，第二时间段ti等于时间周期tc与第一时间段ta的差值。

在第一时间段ta期间，当存储器单元200处于活动状态时，电压控制电路115、dvc信号和选择器电路125一起促进第一电压v1向存储器单元200的传输。高电压电平引起流过存储器单元200的高电流i1。在第二时间段ti期间，当存储器单元200处于空闲状态时，电压控制电路115、dvc信号和选择器电路125一起促进第二电压v2向存储器单元200的传输。较低电压电平引起流过存储器单元200的较低电流i2，因此在大部分时间周期tc内降低泄漏电流。通过在空闲状态期间降低泄漏电流，减轻了功率损耗。另外，由于第二电压v2被选择为允许存储器单元200保持其数据，因此在空闲状态之后切换回活动状态提供了与现有系统相比增加的数据处理速率，在现有系统中，在空闲状态期间完全切断了向存储器单元200供电的电源。

根据处理系统130包括所述多个dpc电路135(0):135(n)和所述多个选择器电路125(0):125(n)的实施方案，每个dpc电路135可通过利用专用选择器电路125而与其他dpc电路135独立地工作。例如，第一dpc电路135(0)可经由第一选择器电路125(0)接收第一电压v1，而第二dpc电路135(1)经由第二选择器电路125(1)接收第二电压v2。这样，可通过增加可在工作期间置于空闲状态的存储器单元200的数量来优化功耗。dpc电压的特定时序可基于相应dpc时钟信号(dpcclock(0):(n))、相应dpc控制信号(dpccontrol(0):(n))、特定应用、所需功耗等。

在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。

已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其他方式进行工作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。

上文已经针对具体实施方案描述了有益效果、其他优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。

术语“包含”、“包括”或其任何变型形式旨在提及非排他性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其他要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或组件的其他组合和/或修改可在不脱离其一般原理的情况下变化或以其他方式特别适于具体环境、制造规范、设计参数或其他操作要求。

上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出变化和修改。这些和其他变化或修改旨在包括在本技术的范围内，如随附权利要求所述。

在一个方面，一种集成电路，包括：电压发生器，该电压发生器被配置成生成第一电压和第二电压；电压控制电路，该电压控制电路被配置成根据预定参数生成电压控制信号；数据处理电路，该数据处理电路耦接到电压控制电路和电压发生器，并包括存储器单元，其中该存储器单元被配置成：根据预定时间周期在活动状态和空闲状态下工作，该预定时间周期包括第一时间段和第二时间段；以及根据时钟频率工作，其中该时钟频率是预定参数的倍数；选择器电路，该选择器电路耦接在电压控制电路与数据处理电路之间并且对电压控制信号作出响应，其中：该选择器电路被配置成将第一电压和第二电压中的一者选择性地耦接到存储器单元；电压控制电路根据第一时间段和第二时间段将电压控制信号传输到选择器电路；在与活动状态基本上重合时第一电压耦接到存储器单元；并且在与空闲状态基本上重合时第二电压耦接到存储器单元。

在一个实施方案中，预定时间周期等于预定参数的倒数。

在一个实施方案中，第一时间段等于时钟频率的倒数。

在一个实施方案中，第二时间段等于预定时间周期与第一时间段的差值。

在一个实施方案中，在第一时间段期间，存储器单元在活动状态下工作；并且在第二时间段期间，存储器单元在空闲状态下工作。

在一个实施方案中，当存储器单元在活动状态下工作时，存储器单元能够读取和写入数据；并且当存储器单元在空闲状态下工作时，存储器单元：能够保持先前写入的数据；并且不能够读取和写入新数据。

在一个实施方案中，控制电路在第一时间段期间将第一电压耦接到存储器单元；并且控制电路在第二时间段期间将第二电压耦接到存储器单元。

在一个实施方案中，预定参数是采样频率；并且采样频率是根据人类听觉范围选择的。

在一个实施方案中，第一电压小于存储器单元的最大工作电压并且大于存储器单元的最小工作电压；并且第二电压小于存储器单元的最小工作电压并且大于存储器单元的最小保持电压。

在另一个方面，一种用于操作具有多个存储器单元的系统的方法，包括：生成具有基于采样频率的时钟频率的时钟信号；利用电压发生器生成第一电压和第二电压；利用电压发生器同时在第一输出端子处输出第一电压以及在第二输出端子处输出第二电压；在活动状态期间将第一电压选择性地耦接到来自所述多个存储器单元的至少一个存储器单元；以及在空闲状态期间将第二电压选择性地耦接到来自所述多个存储器单元的至少一个存储器单元；其中：在预定时间周期期间，所述多个存储器单元在活动状态和空闲状态下工作；并且预定时间周期等于采样频率的倒数。

在一种操作中，第一电压小于所述多个存储器单元的最大工作电压并且大于所述多个存储器单元的最小工作电压；并且第二电压小于所述多个存储器单元的最小工作电压并且大于所述多个存储器单元的最小保持电压。

在一种操作中，所述多个存储器单元在第一预定时间段期间在活动状态下工作；所述多个存储器单元在第二预定时间段期间在空闲状态下工作；并且第一预定时间段和第二预定时间段之和等于预定时间周期。

在一种操作中，第一预定时间段等于时钟频率的倒数。

在一种操作中，采样频率是根据人类听觉范围选择的。

在又一个方面，一种能够从电源接收功率的音频系统，包括：cpu，该cpu被配置成生成具有基于采样频率的时钟频率的时钟信号，其中采样频率是根据人类听觉范围选择的；电压控制电路，该电压控制电路耦接到cpu并且被配置成：接收采样频率；并且根据采样频率来输出电压控制信号；电压发生器，该电压发生器被配置成：耦接到电源；并且生成：第一输出端处的第一电压；和第二输出端处的第二电压；选择器电路，该选择器电路耦接到电压控制电路的输出端以及电压发生器的第一输出端和第二输出端，其中该选择器电路根据电压控制信号在输出端子处选择性地输出第一电压和第二电压中的一者；以及处理系统，该处理系统耦接到选择器电路的输出端子，并包括多个数据处理电路，每个数据处理电路包括存储器单元，该存储器单元被配置成在活动状态和空闲状态下工作，其中该选择器电路：在与活动状态基本上重合时输出第一电压；并且在与空闲状态基本上重合时输出第二电压。

在一个实施方案中，电压控制信号包括第一控制信号和第二控制信号；并且电压控制电路：在第一预定时间段内输出第一控制信号；并且在第二预定时间段内输出第二控制信号。

在一个实施方案中，第一时间段和第二时间段之和等于预定时间周期；并且该时间周期等于采样频率的倒数。

在一个实施方案中，第一预定时间段等于时钟频率的倒数。

在一个实施方案中，在第一预定时间段期间，存储器单元在活动状态下工作，且选择器电路将第一电压耦接到存储器单元；并且在第二预定时间段期间，存储器单元在空闲状态下工作，并且选择器电路将第二电压耦接到存储器单元。

在一个实施方案中，当存储器单元在活动状态下工作时，存储器单元能够读取和写入数据；并且当存储器单元在空闲状态下工作时，存储器单元：能够保持先前写入的数据；并且不能够读取和写入新数据。