电源调节电路及存储器的制作方法

本公开涉及存储器
技术领域：
，具体而言，涉及一种电源调节电路及存储器。
背景技术：
：随着技术的发展和进步，存储器芯片在各类电子产品中的应用越来越广泛，在存储器的工作过程中，字线的开关频率和存储器芯片的工作频率相关，触发电源VPP为字线的开启提供高压电源，因此触发电源VPP的稳定性对存储器芯片的正常工作非常重要。目前，在存储器芯片的工作过程中，通常动态实时监测VPP电压幅值，进而控制电荷泵电路的振荡时钟的开启或者关闭，来获得稳定的触发电源VPP。然而当存储器的工作频率发生变化时，电荷泵电路的时钟频率并不会作出适应性调整，这会导致触发电源VPP的瞬态响应速度低，触发电源VPP的噪声较大。需要说明的是，在上述
背景技术：
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。技术实现要素：本公开的目的在于提供一种电源调节电路及存储器，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的触发电源VPP的瞬态响应速度低、噪声大的问题。根据本公开的第一方面，提供一种电源调节电路，其特征在于，包括：频率控制模块，用于根据存储器的列地址选通延迟的配置值输出第一控制信号；时钟模块，和所述频率控制模块连接，用于根据所述第一控制信号输出指定频率的时钟信号；电荷泵，和所述时钟模块连接，所述时钟信号用于控制所述电荷泵对电源电压进行升压操作，输出用于开启字线的触发电源。根据本公开的一实施方式，所述频率控制模块包括：选择电路，所述选择电路获取所述的配置值，根据所述的配置值确定所述存储器的频率，并输出第一控制信号。根据本公开的一实施方式，所述电源调节电路还包括：模式寄存器，和所述频率控制模块连接，用于存储所述列地址选通延迟的配置值。根据本公开的一实施方式，所述电源调节电路还包括：比较器，其输入端和所述电荷泵的输出端连接，其输出端和所述时钟模块连接，用于比较所述触发电源和预设电压值，并将比较结果反馈给所述时钟模块。根据本公开的一实施方式，所述时钟模块包括：振荡器，和所述频率控制模块连接，用于根据所述第一控制信号产生第一时钟信号；非交叠时钟产生电路，其输入端和所述振荡器连接，其输出端和所述电荷泵连接，用于将第一时钟信号转化为第二时钟信号；其中，所述第二时钟信号为非交叠时钟信号，用于控制所述电荷泵对电源电压进行升压操作。根据本公开的一实施方式，所述存储器包括动态随机存取存储器。根据本公开的第二方面，提供一种存储器，包括上述电源调节电路。本公开提供一种电源调节电路，通过频率控制模块确定存储器的频率，时钟模块根据存储器的频率输出指定频率的时钟信号，通过时钟信号控制电荷泵输出触发电源。由于时钟信号根据列地址选通延迟的配置值确定，当列地址选通延迟的配置值发生变化，时钟模块根据列地址选通延迟的配置值输出对应频率的时钟信号，电荷泵根据时钟信号输出触发电源，实现了对触发电源根据储存器工作频率变化进行调节，解决了由于存储器频率变化而时钟信号频率不变导致的触发电源的瞬态响应速度低且噪声大的问题，提高了触发电源的瞬态响应速度，并且降低了触发电源的噪声。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本公开示例性实施例提供的一种电源调节电路的示意图。图2为本公开示例性实施例提供的一种选择电路的电路图。图3为本公开示例性实施例提供的第一种电源调节方法的流程图。图4为本公开示例性实施例提供的第二种电源调节方法的流程图。图5为本公开示例性实施例提供的第二种电源调节方法的流程图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器电路和/或微控制器电路中实现这些功能实体。相关技术中，存储器中的字线通过内部触发电源VPP来触发，存储器的频率和字线的开关频率相关。在存储器的频率发生变化时，电荷泵电路的时钟频率无法作出适应性调整，导致触发电源VPP的瞬态响应速度低，易受噪声干扰的问题。本示例实施方式中首先提供了一种电源调节电路，如图1所示，该电源调节电路包括，频率控制模块100、时钟模块200和电荷泵300，频率控制模块100用于根据存储器的列地址选通延迟(CL，ColumnAddressStrobeLatency)的配置值，输出第一控制信号；时钟模块200和所述频率控制模块100连接，接收第一控制信号，用于根据第一控制输出指定频率的时钟信号；电荷泵300和所述时钟模块200连接，时钟信号用于控制所述电荷泵300对电源电压进行升压操作，输出触发电源VPP。本公开实施例提供的电源调节电路，通过频率控制模块100确定存储器的频率，时钟模块200根据存储器的频率输出指定频率的时钟信号，通过时钟信号控制电荷泵300输出触发电源VPP。由于时钟信号根据CL的配置值确定，当存储器的频率发生变化时，其CL的配置值发生变化，时钟模块200根据CL的配置值输出对应频率的时钟信号，电荷泵300根据时钟信号输出触发电源VPP。当存储器工作频率的配置发生变化时，触发电源VPP的负载电流发生变化，而时钟模块输出的时钟信号频率不变，导致触发电源VPP的瞬态响应速度低且噪声大，本公开有效解决了上述问题。当存储器的工作频率发生变化时，触发电源VPP所接负载的工作频率和工作电流值也会发生变化，当字线导通时触发电源VPP的电压值会发生波动，通过和存储器工作频率所匹配的时钟信号，能够快速调节触发电源VPP使其恢复到预设电压范围内。提高了触发电源VPP对负载变化的响应速度，减小由于负载变化对触发电源VPP的影响而产生的噪声。进一步的，本公开实施例提供的电源调节电路还包括模式寄存器500，模式寄存器500用于存储CL的配置值，和频率控制模块100连接。其中，模式寄存器500可以是MRS寄存器。频率控制模块100从模式寄存器500中获取CL的配置值信号。CL的配置值预先设置在模式寄存器500中，CL的配置值可以和存储器周期一一对应，也即是和存储器的频率一一对应，比如，CL的配置值和存储器周期的对应关系可以如表1所示。表1周期CL0.625ns22(DDR4-3200)0.682ns21(DDR4-2933)0.682ns20(DDR4-2933)0.750ns19(DDR4-2666)0.750ns18(DDR4-2666)0.833ns17(DDR4-2400)0.833ns16(DDR4-2400)0.937ns15(DDR4-2133)0.937ns14(DDR4-2133)1.071ns13(DDR4-1866)频率控制模块从模式寄存器500中获取当前的CL的配置值信号，根据当前的CL的配置值确定存储器的频率，时钟模块可以预设与CL的配置值对应的多个工作模式，通过与CL的配置值对应的第一控制信号选择时钟模块的一种工作模式，使其输出预设频率的时钟信号。频率控制模块100可以包括选择电路，选择电路具有多路输入端，模式寄存器500输出CL的配置值信号时，可以是输出多路信号，每路CL的配置值信号对应一个选择电路的输入端。比如，如表1所示的CL，模式寄存器500可以输出四路信号，控制选择电路确定对应的CL的配置值，进而确定存储器的频率。如图2所示的选择电路，具有四路信号输入端。第一输入端S1的信号输入九个三输入与门，其中第一三输入与门A11、第二三输入与门A12、第三三输入与门A13和第一输入端S1之间设置有反相器；第二输入端S2的信号输入九个三输入与门，其中第四三输入与门A14、第五三输入与门A15、第六三输入与门A16和第二输入端S2之间设置有反相器，第三输入端的信号输入九个三输入与门，其中第一三输入与门A11、第四三输入与门A14、第五三输入与门A15、第八三输入与门A18和第三输入端S3之间设置有反相器。三输入与门的输出端和二输入与门的一输入端连接，二输入与门的另一输入端输入第四输入端S4的信号，其中，第一二输入与门A21、第二二输入与门A22、第四二输入与门A24、第六二输入与门A26、第八二输入与门A28和第四输入端S4之间设置有反相器。第二二输入与门A22和第三二输入与门A23输出端分别和第一或门O1的输入连接，第五二输入与门A25和第九二输入与门A29输出端分别和第二或门O2的输入连接，第四二输入与门A24和第八二输入与门A28输出端分别和第三或门O3的输入连接，第三二输入与门A23和第七二输入与门A27输出端分别和第四或门O4的输入连接。第一二输入与门A21输出信号对应的是DDR4-1866，第六二输入与门A26输出信号对应的是DDR4-3200，第一或门O1输出信号对应的是DDR4-2133，第二或门O2输出信号对应的是DDR4-2933，第三或门O3输出信号对应的是DDR4-2666，第四或门O4输出信号对应的是DDR4-2400。模式寄存器500输出的CL的配置值信号和CL的配置值的对应关系，如表2所示。表2周期CLCL信号0.625ns22(DDR4-3200)10100.682ns21(DDR4-2933)10010.682ns20(DDR4-2933)11110.750ns19(DDR4-2666)10000.750ns18(DDR4-2666)11100.833ns17(DDR4-2400)01110.833ns16(DDR4-2400)11010.937ns15(DDR4-2133)01100.937ns14(DDR4-2133)01111.071ns13(DDR4-1866)0100表中，CL的配置值信号按照第一输入第二输入端、第三输入端和第四输入端的顺序排布。再比如，如果CL是4bit，它的值可以是0000～1111，当CL＝0000～0011时，频率控制模块输出第一控制信号00；当CL＝0100～0111时，频率控制模块输出第一控制信号01；当CL＝1000～1011时，频率控制模块输出第一控制信号10；当CL＝1100～1111时，频率控制模块输出第一控制信号11。此时振荡器可以预设四种工作模式，而00～11分别控制振荡器的四种工作模式，产生四种不同频率的时钟信号。时钟模块200可以包括：振荡器210和非交叠时钟产生电路220，振荡器210和所述频率控制模块100连接，用于根据所述存储器的频率产生第一时钟信号；非交叠时钟产生电路220输入端和所述振荡器210连接，输出端和所述电荷泵300连接，用于将第一时钟信号转化为第二时钟信号；其中，所述第二时钟信号为非交叠时钟信号，用于控制所述电荷泵300对电源电压进行升压操作，输出触发电源VPP。频率控制模块100在确定存储器频率后，输出第一控制信号控制振荡器210输出第一时钟信号。第一时钟信号可以是电压信号，此时振荡器210可以是压控振荡器，根据存储器的频率确定振荡器210需要输出的第一时钟信号的频率，通过响应幅值的电压信号控制振荡器210输出指定频率的第一时钟信号。比如，模式寄存器500中设置有八个CL的配置值，可以计算每个CL的配置值所对应的存储器频率需要压控振荡器210的输出频率，根据振荡器210输出频率需求，设置八个控制电压值，并和第一控制信号一一对应，当相应的第一控制信号被触发，通过对应的电压信号控制振荡器210输出第一时钟信号。当然在实际应用中振荡器210也可以是其他类型的振荡器，可以通过第一控制信号控制振荡器210的输入电流或者振荡器210中的电容，来控制振荡器210输出的第一时钟信号的频率，本公开实施例对此不做具体限定。为了避免电荷泵300中电容在没有完全充放电时即进入工作状态，影响导通时间和开关管性能，可以通过非交叠时钟产生电路220将第一时钟信号转化为非交叠第二时钟信号，第二时钟信号控制电荷泵300输出触发电源VPP，保证了电荷泵300导通时间的准确性，提升了开关性能，其中第二时钟信号可以包括两路信号。通过第二时钟信号控制电荷泵300的工作状态，当触发电源VPP电压较低时，比较器400不工作，第二时钟信号产生，将触发电源VPP电压升高；当触发电源VPP电压较高时，比较器400产生关断时钟模块200的信号，第二时钟信号关断，触发电源VPP逐渐降低。在进行存储器字线触发时，当触发电源VPP达到预设电压时才能提供触发字线导通的电压值，预设电压值为能够使存储器中的字线导通的电压值。为了控制触发电源VPP的大小，本公开实施例提供的电源调节电路还可以包括：比较器400，其输入端和所述电荷泵300的输出端连接，其输出端和所述振荡器210连接，用于比较所述触发电源VPP和预设电压值。比较器400获取电荷泵300输出的触发电源VPP，并将触发电源VPP和预设电压值进行比较，若触发电源VPP大于预设电压值，控制振荡器210调节输出的第一时钟信号，降低触发电源VPP；当触发电源VPP小于预设电压值时，控制振荡器210调节输出的第一时钟信号，升高触发电源VPP。比如可以在触发电源VPP高于预设电压时，关掉振荡器210，停止输出第一时钟信号，使触发电源VPP下降，在触发电源VPP低于预设电压时，打开振荡器210，输出第一时钟信号，触发电源VPP上升。本公开实施例所述的存储器可以是DRAM，当然在实际应用中也可以是SRAM或者NAND等，本公开实施例对此不做具体限定。本示例实施方式中还提供一种电源调节方法，如图3所示，该方法包括如下步骤：步骤S310，根据存储器的列地址选通延迟CL的配置值输出第一控制信号；步骤S320，根据所述第一控制信号输出指定频率的时钟信号；步骤S330，通过所述时钟信号，控制电荷泵将电源电压进行升压操作，并输出升压后的触发电源。本公开实施例提供的电源调节方法，通过存储器的列地址选通延迟CL的配置值输出第一控制信号，时钟模块根据第一控制信号输出指定频率的时钟信号，通过时钟信号控制电荷泵输出触发电源。由于时钟信号根据列地址选通延迟CL的配置值确定，当存储器的频率发生变化时，其列地址选通延迟CL的配置值发生变化，时钟模块根据列地址选通延迟CL的配置值输出对应频率的时钟信号，电荷泵根据时钟信号输出触发电源，实现了对触发电源的实时调节，解决了由于存储器频率变化而时钟信号频率不变导致的触发电源的瞬态响应速度低且噪声大的问题，提高了触发电源的瞬态响应速度，并且降低了触发电源的噪声。在步骤S310中，根据存储器的列地址选通延迟CL的配置值输出第一控制信号。其中，CL的配置值和存储器的工作频率一一对应，频率确定电路通过CL的配置值确定存储器的频率，频率控制模块100获取CL的配置值信号，判断当前CL的配置值对应的存储器频率，输出第一控制信号。可以通过如图2所示的选择电路确定存储器的频率，多路输入信号输入选择电路，选择电路确定CL的配置值，进而确定存储器频率，根据所述存储器的频率输出第一控制信号。在步骤S320中，可以根据所述第一控制信号输出指定频率的时钟信号。通过时钟模块200输出时钟信号，时钟信号的频率通过第一控制信号控制，比如，存储器中设有八个CL的配置值，每个CL的配置值对应一个第一控制信号。每个第一控制信号可以控制时钟模块200输出一个指定频率的时钟信号。在步骤S330中，可以通过所述时钟信号，控制电荷泵300将电源电压进行升压操作，并输出升压后的触发电源。其中，通过时钟信号控制电荷泵300，输出触发电源VPP，以触发存储器中的字线导通。可选的，如图4所示，步骤S310之前，还包括：步骤S340，获取所述列地址选通延迟CL的配置值，所述列地址选通延迟CL的配置值存储在模式寄存器中。模式寄存器500和频率控制模块100连接，频率控制模块100从模式寄存器500中获取CL的配置值。CL的配置值预先设置在模式寄存器500中，CL的配置值可以和存储器周期一一对应，也即是和存储器的频率一一对应。进一步的，如图5所示，步骤S320可以包括：步骤S321，根据所述第一控制信号，生成第一时钟信号；步骤S322，将所述第一时钟信号转化为第二时钟信号，所述第二时钟信号为非交叠时钟信号，用于控制所述电荷泵对电源电压进行升压操作，输出触发电源。其中，在步骤S321中，可以通过振荡器210，在第一控制信号的控制下生成第一时钟信号，第一时钟信号的频率由存储器的频率决定，用于控制电荷泵输出触发电源VPP。在步骤S322中，可以通过非交叠时钟电路将第一时钟信号转化为第二时钟信号，第二时钟信号为非交叠时钟信号。通过第二时钟信号控制电荷泵300输出触发电源VPP，保证了电荷泵300导通时间的准确性，提升了开关性能。进一步的，在步骤S330之后，还可以包括：步骤S350，比较所述触发电源和预设电压，当所述触发电源高于所述预设电压时，控制电荷泵降低输出触发电源的电压，当所述触发电源低于所述预设电压时，控制电荷泵300升高输出触发电源的电压。其中，可以通过比较器400比较触发电源VPP和预设电压值，比较器400获取电荷泵300输出的触发电源VPP，并将触发电源VPP和预设电压值进行比较，若触发电源VPP大于预设电压值，控制振荡器210调节输出的第一时钟信号，降低触发电源VPP，减少功耗；当触发电源VPP小于预设电压值时，控制振荡器210调节输出的第一时钟信号，升高触发电源VPP。比如，可以在触发电源VPP高于预设电压时，关掉振荡器210，停止输出第一时钟信号，使触发电源VPP下降，在触发电源VPP低于预设电压时，打开振荡器210，输出第一时钟信号，触发电源VPP上升。需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本
技术领域：
中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。当前第1页1 2 3