控制电路、半导体存储器装置、信息处理装置及控制方法与流程

本发明涉及一种控制电路、半导体存储器装置、信息处理装置及控制方法。

背景技术：

作为在自旋转移力矩磁阻随机存取存储器(stt-mram)中产生读出放大器的参考电位的方法，已知的方法是提供一种参考单元，其中多个存储器单元并联和串联，并将所述参考单元用作参考电位产生时的参考电阻。并且还有一种技术，为了将参考单元的组合电阻值设置为处于高电阻(rh)和低电阻(rl)之间的期望值，安装多个rh和rl单元，并使每个单元的比率可变(专利文献1和2等等)。

在使用磁隧道结(mtj)元件的存储器装置中，存储在mtj元件中的信息可能会被无意中反转。因此，需要定期刷新操作(重写操作)才能可靠读取。例如，专利文献3公开了一种与对存储器单元的写操作并行地对参考单元执行刷新操作的技术。

引用列表

专利文献

专利文献1:公开号为2009-187631的日本专利申请

专利文献2：公开号为2013-4151的日本专利申请

专利文献3：公开号为2013-524392的pct日文翻译专利

技术实现要素：

发明所要解决的技术问题

然而，在参考单元上执行刷新操作和对存储器单元的写操作并行，不仅会增加功耗，而且由于峰值电流的增加会导致芯片成本的增加。

因此，本公开提出了一种新颖和改进的控制电路、半导体存储器装置、信息处理装置及控制方法，其能够在抑制功耗增加和成本增加的同时可靠地产生参考电位。

解决问题的技术方案

根据本公开，提供一种控制电路，其执行控制以将设置为预定电阻状态的第二参考元件与读出放大器分离，所述第二参考元件与设置为预定电阻状态的第一参考元件不同，并且在产生用于通过所述读出放大器从存储器单元读取的数据的参考电位时与所述读出放大器连接。

此外，根据本公开，提供一种半导体存储器装置，包括：存储器单元；第一参考元件，设置为在产生用于通过读出放大器从所述存储器单元读取的数据的参考电位时的预定的电阻状态；第二参考元件，设置为在产生用于通过所述读出放大器从所述存储器单元中读取的所述数据的所述参考电位时的预定电阻状态；以及控制电路，其执行控制以在产生用于通过所述读出放大器从所述存储器单元读取的所述数据的所述参考电位时将所述第一参考元件连接到所述读出放大器，并将所述第二参考元件与所述读出放大器分离。

此外，根据本公开，提供一种信息处理装置，包括至少一个所述半导体存储器装置。

此外，根据本公开，提供一种控制方法，包括由处理器执行控制以将设置为预定电阻状态的第二参考元件与读出放大器分离，所述第二参考元件与设置为预定电阻状态的第一参考元件不同，并且在产生用于通过所述读出放大器从存储器单元读取的数据的参考电位时与所述读出放大器连接，。

本发明的有益效果

如上所述，本公开可以提供一种新颖和改进的控制电路、半导体存储器装置、信息处理装置及控制方法，其能够在抑制功耗增加和成本增加的同时可靠地产生参考电位。

请注意，上述效果不是限制性的，并且本说明书中示出的任何效果或从本说明书可以理解的其他效果可与上述效果一起体现，或代替上述效果。

附图说明

图1是显示根据本公开一个实施例的半导体存储器装置的功能配置示例的说明图。

图2是显示存储器单元阵列10、参考单元阵列20及它们外围的电路配置示例的说明图。

图3是显示存储器单元阵列10和存储器单元阵列10外围的电路配置示例的说明图。

图4是显示参考单元阵列20和参考单元阵列20外围的电路配置示例的说明图。

图5是显示与门的说明图。

图6是显示根据相同实施例的半导体存储器装置1的功能配置示例的说明图。

图7是根据相同实施例解释半导体存储器装置1的操作的说明表格。

图8是根据相同实施例解释半导体存储器装置1的操作的说明表格。

图9是根据相同实施例解释半导体存储器装置1的操作的说明表格。

图10是显示根据时序图中的相同实施例的半导体存储器装置1的操作的说明图。

图11是显示根据相同实施例的半导体存储器装置1的操作示例的流程图。

图12是显示根据相同实施例的半导体存储器装置1的另一操作示例的流程图。

图13是显示根据相同实施例的半导体存储器装置1的另一操作示例的流程图。

图14是显示根据相同实施例的半导体存储器装置1的配置示例的说明图。

图15是显示电子装置1000的功能配置示例的说明图，根据相同实施例的半导体存储器装置1可以安装在电子装置1000上。

具体实施方式

本公开的优选实施例将参照附图在下文中详细描述。请注意，在本说明书和附图中，对具有实质相同功能配置的组成元件给出相同的附图标记，并且冗余的解释被省略。

请注意，按以下顺序进行描述：

1.本公开的实施例

1.1.概述

1.2.配置示例

2.应用示例

3.结论

<1.本公开的实施例>

1.1.概述

在详细描述本公开的实施例之前，将描述本公开实施例的概述。

如上所述，作为在自旋转移力矩磁阻随机存取存储器(stt-mram)中产生读出放大器的参考电位的方法，已知的方法是提供一种参考单元，其中多个存储器单元并联和串联，并将所述参考单元用作参考电位产生时的参考电阻。并且还有一种技术，为了将参考单元的组合电阻值设置为处于高电阻(rh)和低电阻(rl)之间的期望值，安装多个rh和rl单元，并使每个单元的比率可变。

在使用磁隧道结(mtj)元件的存储器装置中，存储在mtj元件中的信息可能被以下机制无意中反转。因此，需要定期刷新操作(重写操作)才能可靠读取。特别是，不允许非预期的逻辑反转，因为每次读取参考单元并将其用作存储数据的h/l确定的基准时，都会访问该参考单元。

在导致非预期的逻辑反转的机制中，一个致命的机制是读取干扰。这是一种即使读取时施加的微小电流等于或小于写入阈值，也有一定概率发生逻辑反转，而且这种现象不能被忽略，尤其是在每次读取访问的参考单元中。为了防止这种逻辑反转导致的读取错误，通常还需要在写入存储器单元(与写入并行)之后的参考单元上执行对所需数据的重写(刷新写入)。

以下两点可以作为刷新参考单元并同步写入存储器单元的原因。第一点是，由于stt-mram的目的在于非易失性存储器，因此不希望让用户知道刷新操作。第二点是，即使在刷新参考单元的情况下，也需要和普通元件相同的写脉冲长度，并且在参考单元刷新期间在除写入之外的时刻发出读取命令的情况下，参考单元刷新可能不完整。

同时，还提出了抑制上述逻辑反转现象发生的建议。例如，上面列出的专利文献2提出了一种参考单元配置的布置，其中不太可能发生读取干扰。然而，所提出的方案仅限于特定参考单元的配置，不能应用于参考单元的任意组合。为了实现更高效、更高质量的读出电路，可以假设具有与专利文献2中提出的配置不同的参考单元，因此有必要考虑基于任意配置的电路和控制方法。

另一方面，与写入存储器单元同步刷新参考单元的缺点之一是电流消耗增加。在当前的写入类型stt-mram中，写入时的功率固有地很高，并且要写入的单元数量的增加导致峰值电流的增加。峰值电流的增加直接导致芯片资源的增加，如写入电路和布线面积的增加，这也导致芯片成本的增加。此外，随着功耗的增加，移动产品中电池的消耗量增加，导致运行时间缩短，这可能对产品价值造成极大的损害。此外，热量的增加会导致产品性能的降低和产品寿命的恶化，并导致成本的进一步增加，例如需要防止这些问题的措施和构件。

综上所述，考虑到stt-mram的实际应用及其价值的提高，抑制功耗被认为非常重要，并且强烈要求降低运行功率。另一方面，为了保持作为存储器的功能，还必须可靠地防止上述逻辑反转。因此，以上几点需要同时解决。

因此，鉴于上述观点，本公开人已经努力研究了一种既能可靠地防止参考单元的逻辑反转，又能抑制功耗的技术。因此，如下所述，本公开人设计了一种技术，以实现既能可靠地防止参考单元的逻辑反转，又能抑制功耗。

[1.2配置示例]

随后，将详细描述本公开的一个实施例。图1是显示根据本公开实施例的半导体存储器装置的功能配置示例的说明图。参照图1，下文将描述根据本公开实施例的半导体存储器装置的功能配置的示例。

如图1所示，根据本公开实施例的半导体存储器装置1包括存储器单元阵列10、参考单元阵列20、vdd侧的列控制开关31和32、vss侧的列控制开关33和34、列解码器41、字线解码器42、字线驱动器43、读出放大器50、控制电路100、命令计数器110、温度传感器120、定时器130和时钟计数器140。

存储器单元阵列10包括具有以矩阵排列的存储器元件的存储器单元。在本实施例中，作为存储器元件，使用的元件利用电阻状态根据两端之间施加的电位差的极性可逆地改变以存储信息的事实。作为这样的元件，可以如上所述使用mtj元件。存储器元件具有两种可区分的电阻状态(低电阻状态和高电阻状态)。此外，存储器单元阵列10还具有沿行方向(水平方向)延伸的多个字线，以及沿列方向(垂直方向)延伸的多个位线和多个源极线。每个字线的一端连接到字线驱动器43，并且每个位线连接到vdd侧的列控制开关31和vss侧的列控制开关33。

参考单元阵列20具有以矩阵排列的多个参考单元。此外，与存储器单元阵列10类似，参考单元阵列20具有沿行方向(水平方向)延伸的多个字线，以及沿列方向(垂直方向)延伸的多个位线和多个源极线。每条字线的一端连接到字线驱动器43，以及每条位线连接到vdd侧的列控制开关32和vss侧的列控制开关34。

在本实施例中，在参考单元阵列20中提供的参考单元具有高电阻参考单元和低电阻参考单元。利用高电阻参考单元和低电阻参考单元，使参考单元的组合电阻值成为高电阻和低电阻之间的期望值。

所述列控制开关31至34根据控制信号将所述存储器单元阵列10的多个位线和源极线中与要驱动的所述存储器单元相关的位线和源极线连接到位线驱动单元和源极线驱动单元(未示出)。提供给列控制开关31至34的控制信号包括读使能信号rden和写使能信号wren。此外，数据信号数据和来自列解码器41的信号(解码的列地址信号)被发送到列控制开关31到34。

列解码器41对地址信号进行解码，并将解码的信号发送至列控制开关31至34。字线解码器42对地址信号进行解码，并将解码后的信号发送给字线驱动器43。字线驱动器43根据控制信号选择要在存储器单元阵列10中驱动的存储器单元。具体来说，字线驱动器43向存储器单元数组10的字线施加信号，以选择要接受数据写入或读取操作的存储器单元所属的行。除了来自字线解码器42的信号外，用于激活字线的信号acten被发送到字线驱动器43。

当从存储器单元阵列10的存储器单元读取数据时，读出放大器50将位线输出的电位与参考单元阵列20的参考单元产生的参考电位进行比较，并输出指示电位比参考电位高(h)或低(l)的数据。

这里显示了存储器单元阵列10、参考单元阵列20及其外围设备电路配置的示例。图2是显示存储器单元阵列10、参考单元阵列20及其外围的电路配置示例的说明图。

列控制开关31包括mos晶体管tr1和tr2。列控制开关32包括mos晶体管tr11和tr12。列控制开关33包括mos晶体管tr3和tr4。列控制开关32包括mos晶体管tr13和tr14。此外，在列控制开关31和读出放大器50之间提供mos晶体管tr21，并且在列控制开关32和读出放大器50之间提供mos晶体管tr22。通过读使能信号rden接通和断开mos晶体管tr21和tr22。

在存储器单元阵列10的配置中，具有以矩阵排列的选择晶体管tr5和存储器元件r1的存储器单元。注意，在图2中，为了简化描述，显示了只提供一个存储器单元的存储器单元阵列10。

在参考单元阵列20的配置中，具有以矩阵排列的选择晶体管tr15和存储器元件r11的参考单元。然后，对应于每个参考单元提供开关sw1至sw4，开关sw1至sw4用于在参考单元阵列20的每个参考单元和读出放大器50之间切换连接和断开。开关sw1至sw4的接通/断开切换可以通过例如从控制电路100输出的信号来执行。

图3是示出存储器单元阵列10和存储器单元阵列10的外围电路的示例的说明图。图3中所示的存储器单元阵列10的外围电路是用于对存储器单元执行写操作的电路。图3示出了寄存器61和63，非门62和64，与非门65至68，晶体管tr1至tr5以及存储器元件r1。在存储器单元阵列10中，当晶体管tr1和tr2中的一个以及晶体管tr3和tr4中的一个通过非门62和64导通时，可以执行向存储器元件r1的数据写入，换句话说，可以改变存储器元件r1的电阻状态。

图4是示出参考单元阵列20和参考单元阵列20的外围的电路配置的示例的说明图。图4中所示的参考单元阵列20的外围电路是用于对参考单元执行写操作的电路。图4示出了寄存器71和73，非门72和74，与非门75至78，晶体管tr11至tr15以及存储器元件r11。此外，图5是示出与门的说明图，并且是示出从刷新使能信号rrefenable和写使能信号wren产生对参考单元的写使能信号wrenrf的与门79的说明图。换句话说，如果刷新使能信号rrefenable和写使能信号wren中的一个变为1，则写使能信号wrenrf变为1.在参考单元阵列20中，当晶体管tr11和tr12中的一个以及晶体管tr13和tr14中的一个通过非门72和74导通时，可以执行向存储器元件r11的数据写入，也就是说，可以改变存储器元件r11的电阻状态。

控制电路100是控制参考单元阵列20的刷新操作的电路。在本实施例中，如下所述，在高电阻参考单元和低电阻参考单元之间改变刷新操作。更具体地，控制电路100操作以相对于参考单元执行刷新操作，其中比不容易发生读取干扰的参考单元更容易发生读取干扰。换句话说，控制电路100独立地输出用于对每个参考单元执行刷新操作的刷新使能信号。此外，高阻状态和低阻状态中哪个更容易受到读出干扰，这取决于电路的结构。

命令计数器110对已发出写入命令和读取命令的次数进行计数，并将计数值输出到控制电路100。控制电路100基于由命令计数器110计数的值对参考单元阵列20执行刷新操作，并且执行开关sw1至sw4的切换。

温度传感器120感测存储器单元阵列10和参考单元阵列20周围的温度，并将感测结果输出到控制电路100。控制电路100基于温度传感器120的感测结果对参考单元阵列20执行刷新操作。例如，控制电路100可以根据温度传感器120感测的温度是否等于或高于预定阈值或小于该阈值来改变参考单元阵列20上的刷新操作的模式。

计时器130测量时间。控制电路100可以以期望的时间间隔，根据从计时器130发出的执行信号而不是根据发出的命令数量来执行刷新操作或切换开关sw1至sw4。此外，该时间间隔可以通过寄存器适当地设置。

时钟计数器140对时钟数进行计数。控制电路100可以使用在刷新操作或开关sw1至sw4的切换时由时钟计数器140计数的值，而不是由计时器进行的上述时间测量。

图6是示出根据本实施例的半导体存储器装置1的功能配置的示例的说明图，并且示出了用于改变高电阻参考单元和低电阻参考单元之间的刷新操作的半导体存储器装置1的功能配置的示例。

图6示出了普通存储器单元连接到读出放大器50的一侧，并且一个高电阻参考单元(rh)和一个低电阻参考单元(rl)在另一侧并联连接作为参考单元的配置。当然，高电阻参考单元和低电阻参考单元的组数不限于两个，并且稍后将描述存在多个这样的组的示例。

然后，在本实施例中，通过来自控制电路100的预定信号输出接通和断开开关sw1到sw4。换句话说，通过来自控制电路100的预定信号输出，在参考单元阵列20的每个参考单元和读出放大器50之间进行连接和断开。然后，控制电路100输出信号，用于在参考单元和读出放大器50断开的状态下刷新参考单元。此时，控制电路100使用关于从命令计数器110输出的读取命令的次数和写入命令的信息，输出用于接通和断开开关sw1至sw4的预定信号。

图7是用于说明根据本公开的实施例的半导体存储器装置1的操作的说明图表。例如，在发出第一读取命令的情况下，半导体存储器装置1使用高电阻参考单元rh0和低电阻参考单元rl0产生参考电位，并对高电阻参考单元rh1和低电阻参考单元rl1执行刷新操作。换句话说，在发出第一读取命令的情况下，控制电路100向开关sw1和sw2输出信号，以将高电阻参考单元rh0和低电阻参考单元rl0连接到读出放大器50。在发出第一读取命令的情况下，控制电路100向开关sw3和sw4输出信号，以将高电阻参考单元rh1和低电阻参考单元rl1与读出放大器50分离。

在发出第二读取命令的情况下，半导体存储器装置1使用高电阻参考单元rh1和低电阻参考单元rl1产生参考电位，并对高电阻参考单元rh0和低电阻参考单元rl0执行刷新操作。换句话说，在发出第二读取命令的情况下，控制电路100向开关sw3和sw4输出信号，以将高电阻参考单元rh1和低电阻参考单元rl1连接到读出放大器50。在发出第二读取命令的情况下，控制电路100向开关sw1和sw2输出信号，以将高电阻参考单元rh0和低电阻参考单元rl0与读出放大器50分离。

控制电路100接通/断开开关sw1至sw4，以便交替地执行对参考单元rh0和rl0的刷新操作以及对参考单元rh1和rl1的刷新操作。因此，控制电路100可以仅对不用于产生参考电位的参考单元执行刷新操作。因此，控制电路100既能可靠地防止参考单元的逻辑反转，又能抑制功耗。

下面将显示另一个示例。图8是用于说明根据本公开的实施例的半导体存储器装置1的操作的说明图表。例如，在发出第一读取命令的情况下，半导体存储器装置1使用高电阻参考单元rh0和低电阻参考单元rl0产生参考电位，并且对低电阻参考单元rl1执行刷新操作。换句话说，在发出第一读取命令的情况下，控制电路100向开关sw1和sw2输出信号，以将高电阻参考单元rh0和低电阻参考单元rl0连接到读出放大器50。在发出第一读取命令的情况下，控制电路100向开关sw4输出信号，以将高电阻参考单元rh1和低电阻参考单元rl1与读出放大器50分离。

在发出第二读取命令的情况下，半导体存储器装置1使用高电阻参考单元rh0和低电阻参考单元rl1产生参考电位，并且对高电阻参考单元rh1执行刷新操作。换句话说，在发出第二读取命令的情况下，控制电路100向开关sw1和sw4输出信号，以将高电阻参考单元rh1和低电阻参考单元rl0连接到读出放大器50。在发出第二读取命令的情况下，控制电路100向开关sw3输出信号，以将高电阻参考单元rh1和低电阻参考单元rl0与读出放大器50分离。

然后，控制电路100接通/断开开关sw1至sw4，以便在每次发出读取命令时，按此顺序对参考单元rl0、参考单元rh0、参考单元rl1和参考单元rh1执行刷新操作。因此，控制电路100可以仅对不用于产生参考电位的参考单元执行刷新操作。因此，控制电路100既能可靠地防止参考单元的逻辑反转，又能抑制功耗。

此外，在图8所示的示例中，执行刷新操作的参考单元的数量与图7所示的示例相比减少到了一个。换句话说，在读取操作之后执行刷新操作的目标参考单元的数量要小于图7所示的示例。因此，控制电路100可以抑制在读取操作之后执行的刷新操作的电流消耗，使其低于图7中示例的电流消耗。

下面将显示另一个例子。图9是用于说明根据本公开的实施例的半导体存储器装置1的操作的说明图表。与图8的示例不同的是，要执行刷新操作的参考单元不仅要根据发出的读取命令，还要根据发出的写入命令进行切换。

例如，在发出第一个命令(图9示例中的写入命令)的情况下，半导体存储器装置1对低电阻参考单元rl1执行刷新操作。

在发出第二个命令(图9示例中的读取命令)的情况下，半导体存储器装置1使用高电阻参考单元rh0和低电阻参考单元rl1产生参考电位，并在高阻参考单元rh1上执行刷新操作。换句话说，在发出第二个命令的情况下，控制电路100向开关sw1和sw4输出信号，将高电阻参考单元rh1和低电阻参考单元rl0连接到读出放大器50。然后，在发出第二个命令的情况下，控制电路100向开关sw3输出信号，以将高电阻参考单元rh1和低电阻参考单元rl0与读出放大器50分离。

此后，控制电路100接通/断开开关sw1至sw4，使得在每次发出读取命令或写入命令时，按顺序对参考单元rl0，参考单元rh0，参考单元rl1和参考单元rh1执行刷新操作。因此，控制电路100可以仅对不用于产生参考电位的参考单元执行刷新操作。因此，控制电路100既能可靠地防止参考单元的逻辑反转，又能抑制功耗。

此外，在图9所示的示例中，与图8所示的示例相比，不仅根据发出的读取命令而且根据发出的写入命令，切换要进行刷新操作的参考单元。换句话说，刷新操作的频率高于图8所示的示例中的频率。

如上所述，根据本实施例的半导体存储器装置1可以根据所发出的命令，将参考单元切换为进行刷新操作。此外，利用定时器130和时钟计数器140的输出，根据本实施例的半导体存储器装置1可以将参考单元切换为进行刷新操作，而不涉及命令的发出。

然而，如果在发出读取命令并且正在执行读取操作的同时切换开关sw1至sw4，则读出放大器50中的数据的感测受到影响。此外，当响应于发出读取命令并且执行读取操作而中断参考单元的刷新操作时，参考单元的刷新变得不完整。

因此，如果在刷新参考单元期间发出读取命令，则控制电路100在完成读取命令的读取操作之后接通/断开开关sw1至sw4。

图10是以时序图示出根据本实施例的半导体存储器装置1的操作的说明图。例如，假设控制电路100在刷新使能信号变为高电平之后经过五个时钟时将刷新使能信号改变为低电平，并根据低电平的变化接通/断开开关sw1至sw4。当刷新使能信号在图10的时序图中的时间t1处变为高电平，并且刷新使能信号在五个时钟之后变为低电平时，控制电路100将与读出放大器50的连接从参考单元rh0和rl0切换到参考单元rh1和rl1。

此后，假设刷新使能信号在图10的时序图中的时间t2再次变为高电平，但此后，在经过5个时钟之前产生读取命令，并且信号rden变为高电平。在这种情况下，即使在刷新使能信号变为高电平之后已经过了五个时钟，控制电路100也不将刷新使能信号改变为低电平。然后，控制电路100在信号rden变为高电平之后经过五个时钟时将刷新使能信号改变为低电平，并且将与读出放大器50的连接从参考单元rh1和rl1切换到参考单元rh0和rl0。

或者，控制电路100可以例如根据温度传感器120的输出值改变刷新使能信号从高电平变为低电平的时间。

如上所述，根据本实施例的半导体存储器装置1不仅可以在任意时刻对参考单元执行刷新操作，也可以提高从存储器单元读取操作的可靠性，同时保持对参考单元的访问自由度。

随后，将描述根据本实施例的半导体存储器装置1的操作的示例。图11是示出根据本实施例的半导体存储器装置1的操作示例的流程图。

当满足预定条件时，半导体存储器装置1仅通过开关sw1至sw4从控制电路100向与读出放大器50分离的至少一部分参考单元发出刷新使能信号(步骤s101)。预定条件例如是已经发出的写入命令。

当从控制电路100仅向与读出放大器50分离的至少一部分参考单元发出刷新使能信号时，半导体存储器装置1随后对已经接收到刷新使能信号的参考单元执行刷新。然后，半导体存储器装置1在接下来满足预定条件时将要进行刷新操作的参考单元连接到读出放大器50(步骤s102)。

图12是示出根据本实施例的半导体存储器装置1的另一操作示例的流程图。半导体存储器装置1基于读取命令(或写入命令)的发出将用于产生参考电位的参考单元连接到读出放大器50，确定目标的存储器单元的数据，并执行仅对已经与读出放大器50分离的至少一部分参考单元进行刷新操作(步骤s111)。

当从控制电路100仅向与读出放大器50分离的至少一部分参考单元发出刷新使能信号时，半导体存储器装置1随后对已经接收到刷新使能信号的参考单元执行刷新。然后，半导体存储器装置1在接下来满足预定条件时将要进行刷新操作的参考单元连接到读出放大器50(步骤s112)。

图13是示出根据本实施例的半导体存储器装置1的另一操作示例的流程图。半导体存储器装置1对时钟沿的数量进行计数(步骤s121)，并判定计数值是否已达到预定值(步骤s122)。例如，控制电路100执行该判定。如果计数值未达到预定值(步骤s122中的“否”)，则半导体存储器装置1返回步骤s121的处理。另一方面，如果计数值已达到预定值(步骤s122中的“是”)，则半导体存储器装置1仅对预定的参考单元执行刷新操作，换句话说，参考单元的至少一部分与读出放大器50分离(步骤s123)。

半导体存储器装置1判定在对预定参考单元的刷新操作期间是否正在对存储器单元执行读取操作(步骤s124)。例如，控制电路100执行该判定。如果在刷新操作期间正在执行对存储器单元的读取操作(步骤s124中的“是”)，则半导体存储器装置1等待读取操作的完成(步骤s125)。半导体存储器装置1等待读取操作的完成，例如，通过计时器130的时间测量或时钟计数器140的计数。如果在刷新操作期间不执行对存储器单元的读取操作(在步骤s124中为“否”)，或者如果读取操作完成，则半导体存储器装置1在接下来满足预定条件时将要进行刷新操作的参考单元连接到读出放大器50(步骤s125)。

<2.应用示例>

在根据本公开实施例的半导体存储器装置1中，所有配置可以形成在一个芯片上，并且一些配置可以形成在另一芯片上。图14是示出根据本公开的实施例的半导体存储器装置1的配置示例的说明图。例如，半导体存储器装置1可以包括存储器芯片2和处理芯片3。如图14所示，命令计数器110和温度传感器120可以形成在处理芯片3中，其他配置可以形成在存储器芯片2中。然后，可以将存储器芯片2和处理芯片3安装在封装系统或片上系统中。

然后，根据本公开的实施例的半导体存储器装置1可以安装在各种电子设备上。可以安装根据本公开实施例的半导体存储器装置1的电子设备的示例包括智能手机、平板终端、数字静态相机、数字摄像机、音乐播放器、机顶盒、电脑、电视、手表、有源音箱、耳机、游戏机、收音机、测量仪器、电子标签和信标。

图15是示出电子设备1000的功能配置的示例的说明图，电子设备1000上可以安装根据本公开的实施例的半导体存储器装置1。图15中所示的电子设备1000包括封装系统1100、天线1110、扬声器1120、麦克风1130、显示设备1140、输入设备1150、传感器1160和电源1170。此外，封装系统1100包括处理器1200、无线通信接口1210和音频电路1220。

天线1110是用于执行移动通信、无线lan或近场通信的天线，并且连接到无线通信接口1210。扬声器1120输出声音并连接到音频电路1220。麦克风1130用于收集电子设备1000周围的声音，并且连接到音频电路1220。

显示装置1140包括例如液晶显示器、有机el显示器、发光二极管(led)指示器等，并且连接到处理器1200。输入装置1150包括例如键盘、按钮、触摸板等，并连接到处理器1200。

传感器1160具有诸如光学传感器、位置传感器、加速度传感器、活体传感器、磁传感器、力学量传感器、热传感器、电传感器或化学传感器的功能。根据本公开的实施例的可变电阻半导体存储器装置1可以连接到传感器1160。电源1170向电子设备1000供电，并且是从例如电池或ac适配器供应的电源。

处理器1200是用于控制电子设备1000的操作的电子电路，并且根据本公开的实施例的可变电阻半导体存储器装置1可以连接到封装系统1100内部或外部。

无线通信接口1210具有移动通信、无线lan或近场通信的功能。根据本公开的实施例的可变电阻半导体存储器装置1可以连接到无线通信接口1210。音频电路1220具有控制扬声器1120和麦克风1130的功能，并且根据本公开的实施例的可变电阻半导体存储器装置1可以连接到音频电路1220。

通过安装根据本公开实施例的可变电阻半导体存储器装置1，该电子装置1000可以在抑制功耗的同时提高数据读取时的可靠性。

<3.结论>

如上所述，根据本公开的实施例，提供了能够实现可靠地防止参考单元的逻辑反转并且抑制功耗的半导体存储器装置1，以及控制半导体存储器装置1的操作的控制电路100。

虽然已经参考附图在上面详细描述了本公开的优选实施例，但是本公开的技术范围不限于这些示例。显然，在本公开所属技术领域中具有普通知识的人员可以在权利要求中描述的技术构思的范围内构想出各种变化和修改，以及当然，可以理解这些变化和修改属于本公开的技术范围。

此外，本说明书中所述的效果仅为说明性或示例性的，不具有限制性。也就是说，除了上述效果或替代效果，根据本公开的技术还可以从本说明书的描述中体现出其他效果，这对本领域技术人员来说是显而易见的。

注意，以下配置也在本公开的技术范围内。

(1)一种控制电路，其执行控制以将设置为预定电阻状态的第二参考元件与读出放大器分离，所述第二参考元件与设置为预定电阻状态的第一参考元件不同，并且在产生用于通过所述读出放大器从存储器单元读取的数据的参考电位时与所述读出放大器连接。

(2)根据上述(1)所述的控制电路，其中，在所述第二参考元件与读出放大器分离的状态下，执行控制以对至少一个所述第二参考元件执行写入处理。

(3)根据上述(2)所述的控制电路，其中当在所述第二参考元件上执行所述写入处理的同时检测到产生用于读取处理的命令时，在完成读取处理之后，执行控制将已完成所述写入处理的所述第二参考元件连接到所述读出放大器。

(4)一种半导体存储器装置，包括：

存储器单元；

第一参考元件，设置为在产生用于从所述存储器单元通过读出放大器读取的数据的参考电位时的预定电阻状态；

第二参考元件，设置为在产生用于从所述存储器单元通过所述读出放大器读取的所述数据的所述参考电位时的预定电阻状态；以及

控制电路，执行控制以在产生用于从所述存储器单元通过所述读出放大器读取的所述数据的所述参考电位时将所述第一参考元件连接到所述读出放大器，并将所述第二参考元件与所述读出放大器分离。

(5)根据上述(4)所述的半导体存储器装置，其中所述控制电路执行控制以在所述第二参考元件与所述读出放大器分离的状态下对至少一个所述第二参考元件执行写入处理。

(6)根据上述(5)所述的半导体存储器装置，其中当在所述第二参考元件上执行所述写入处理时检测到产生读取命令时，在完成所述写入处理之后，所述控制电路执行控制将已完成写入处理的所述第二参考元件连接到所述读出放大器。

(7)根据上述(4)至(6)中任一项所述的半导体存储器装置，其中所述存储器单元包括可变电阻存储器元件。

(8)根据上述(7)所述的半导体存储器装置，其中所述存储器单元包括可变磁阻存储器元件。

(9)一种信息处理装置，至少包括根据上述(4)至(8)中任一项所述的至少一个半导体存储器装置。

(10)一种控制方法，包括执行控制以将设置为预定电阻状态的第二参考元件与读出放大器分离，所述第二参考元件与设置为预定电阻状态的第一参考元件不同，并且在产生用于通过所述读出放大器从存储器单元读取的数据的参考电位时与所述读出放大器连接。

参考符号列表

1半导体存储器装置

100控制电路。