存储器装置、存储器系统和刷新存储器装置的方法与流程

本申请要求于2018年5月9日提交到韩国知识产权局的第10-2018-0053196号韩国专利申请的权益，所述韩国专利申请的公开通过引用全部包含于此。

本公开涉及存储器装置和包括存储器装置的存储器系统，更具体地讲，本公开涉及通过对与被频繁访问的字线邻近的字线进行预充电来执行用于减少行锤击(hammer)现象的发生的行锤击处理的存储器装置，以及包括存储器装置的存储器系统。

背景技术：

存储器装置是存储装置，并且可使用诸如硅(si)、锗(ge)、砷化镓(gaas)和磷化铟(inp)的半导体来实现。存储器装置可被划分为易失性存储器装置和非易失性存储器装置。

非易失性存储器装置是即使在电源中断时存储在其中的数据也不会消失的存储器装置。非易失性存储器装置的示例可包括nand闪存、垂直nand闪存、nor闪存、电阻随机存取存储器(ram)、相变存储器、磁阻随机存取存储器(mram)等。

易失性存储器装置是在电源中断时存储在其中的数据消失的存储器装置。易失性存储器装置的示例可包括静态随机存取存储器(sram)、动态随机存取存储器(dram)、锁存器、触发器、寄存器等。

诸如dram的易失性存储器装置基于存储在电容器中的电荷来确定数据。然而，由于存储在电容器中的电荷可随着时间以各种形式泄漏，因此，易失性存储器装置周期性地执行刷新操作。随着用于制造存储器装置的工艺缩小并且字线之间的间隔变窄，因字线的电压分布而连接到与该字线邻近的另一字线的存储器单元的电荷的影响增加。当一条字线被密集地访问时，发生行锤击现象，也就是说，由于一条字线的激活状态的电压，因此存储在连接到与该字线邻近的其他字线的存储器单元中的数据丢失。

技术实现要素：

本公开提供存储器装置，所述存储器装置被配置为通过有效的行锤击处理来减小行锤击现象的影响和/或行锤击现象的发生率。

本公开还提供包括存储器装置的存储器系统，其中，所述存储器装置被配置为通过有效的行锤击处理来减小行锤击现象的影响和/或行锤击现象的发生率。

本发明构思的一些方面提供一种存储器装置，所述存储器装置可包括：存储器单元阵列，具有多个存储器单元行；行锤击处理器，被配置为确定是否执行用于刷新所述多个存储器单元行中的与密集访问的第一行邻近的所述多个存储器单元行中的邻近存储器单元行的行锤击处理操作；刷新管理器，被配置为基于来自行锤击处理器的确定结果执行用于顺序地刷新存储器单元行的正常刷新操作或行锤击处理操作。

行锤击处理器可被配置为：基于对存储器单元阵列的访问来确定是否执行行锤击处理操作。

行锤击处理器可被配置为对存储器单元阵列的访问的次数进行计数，其中，当对存储器单元阵列的访问的次数的访问计数等于或大于第一参考计数时，确定结果指示刷新管理器执行行锤击处理操作。

行锤击处理器可被配置为：在参考时间期间对存储器单元阵列的访问的次数进行计数，其中，当在参考时间期间对存储器单元阵列的访问的次数的访问计数等于或大于第二参考计数时，确定结果指示刷新管理器执行行锤击处理操作。

行锤击处理器可基于对存储器单元阵列中的第一区域的访问的次数来确定是否执行行锤击处理操作。

所述存储器装置还可包括：第一存储器，被配置为存储访问表，其中，所述访问表包括关于所述多个存储器单元行中的第一存储器单元行组的访问信息，其中，行锤击处理器基于所述访问表确定是否执行行锤击处理操作。

行锤击处理器还可被配置为：获得针对第一存储器单元行组中的至少一些存储器单元行的多个访问计数，其中，当所述多个访问计数的总和等于或大于第三参考计数时，确定结果指示刷新管理器执行行锤击处理操作。

行锤击处理器还可被配置为：获得针对第一存储器单元行组中的至少一些存储器单元行的多个访问计数，其中，当所述多个访问计数的加权和等于或大于第四参考计数时，确定结果指示刷新管理器执行行锤击处理操作。

当行改变计数等于或大于第五参考计数时，确定结果可指示刷新管理器执行行锤击处理操作，其中，行改变计数是在参考时间期间包括在第一存储器单元行组中的存储器单元行的地址改变的次数。

确定结果可指示在第一行锤击处理操作之后，刷新管理器在n个第一正常刷新操作之后执行第二行锤击处理操作，其中，在预设事件的发生之后，确定结果可指示刷新管理器执行第三行锤击处理操作而不是n个第一正常刷新操作中的至少一个，其中，n是预设自然数。

行锤击处理器可基于正常刷新操作的次数与行锤击处理操作的次数之间的行锤击处理比率确定是否执行行锤击处理操作，其中，行锤击处理器还被配置为基于预设事件的发生来调节行锤击处理比率。

行锤击处理器可被配置为基于调节的行锤击处理比率来调节正常刷新操作与行锤击处理操作之间的时间间隔。

根据本发明构思的一些方面，提供一种存储器系统，所述存储器系统可包括：存储器装置，包括存储器单元阵列和刷新管理器，其中，存储器单元阵列包括多个存储器单元行，刷新管理器被配置为刷新所述多个存储器单元行中的至少一些存储器单元行；存储器控制器，被配置为向存储器装置输出用于执行对存储器装置的访问的命令。存储器装置可被配置为：基于可作为对存储器单元阵列的访问进行计数的结果的访问计数来执行用于刷新所述多个存储器单元行中的与被密集访问的第一行邻近的邻近存储器单元行的第一行锤击处理操作。

存储器装置可被配置为：当对存储器单元阵列的访问的计数等于或大于第一参考计数时，执行第二行锤击处理操作。

对存储器单元阵列的访问的计数可以是对存储器单元阵列中的第一区域的访问的计数，其中，存储器单元阵列中的第一区域小于存储器单元阵列的整个区域。

存储器装置可被配置为：在执行第一行锤击处理操作之后，在发生n个第一正常刷新操作之后执行第二行锤击处理操作，其中，存储器装置被配置为：在预设事件的发生之后执行第三行锤击处理操作而不是n个第一正常刷新操作中的至少一个，其中，n是预设自然数。

存储器装置可被配置为：基于执行的正常刷新操作的次数与执行的行锤击处理操作的次数之间的行锤击处理比率来执行第一行锤击处理操作，存储器装置被配置为：响应于预设事件的发生而调节行锤击处理比率。

存储器控制器可包括：行锤击处理器，被配置为确定是否执行第一行锤击处理操作。

根据本发明构思的一些方面，提供一种刷新包括存储器单元阵列的存储器装置的方法，所述方法包括：对存储器单元阵列的访问进行计数并生成访问计数；将访问计数与参考计数进行比较；当访问计数等于或大于参考计数时，刷新与密集访问的第一行邻近的邻近存储器单元行，或者当访问计数小于参考计数时，顺序地刷新包括在存储器单元阵列中的多个存储器单元行。

对存储器单元阵列的访问进行计数并生成访问计数的步骤可包括：对存储器单元阵列中的第一区域的访问进行计数，其中，存储器单元阵列中的第一区域小于存储器单元阵列的整个区域。

附图说明

图1是示出根据本公开的一些方面的存储器系统的框图；

图2是示出根据本公开的一些方面的存储器装置的框图；

图3是示出根据本公开的一些方面的存储器装置的操作的流程图；

图4是示出根据本公开的一些方面的刷新管理器的操作的时序图；

图5a是示出根据本公开的一些方面的行锤击处理器的框图；

图5b是示出根据本公开的一些方面的行锤击处理器的操作的流程图；

图6a是示出根据本公开的一些方面的行锤击处理器的框图；

图6b是示出根据本公开的一些方面的行锤击处理器的操作的流程图；

图7a是示出根据本公开的一些方面的行锤击处理器的框图；

图7b是示出根据本公开的一些方面的行锤击处理器的操作的流程图；

图8a是示出根据本公开的一些方面的行锤击处理器的框图；

图8b和图8c是根据本公开的一些方面的访问表；

图8d是示出根据本公开的一些方面的行锤击处理器的操作的流程图；

图9a是示出根据本公开的一些方面的行锤击处理器的操作的示图；

图9b是示出根据本公开的一些方面的行锤击处理器的操作的流程图；

图10是示出根据本公开的一些方面的行锤击处理器的框图；

图11a是示出根据本公开的一些方面的存储器装置的框图；

图11b是示出根据本公开的一些方面的行锤击处理器的操作的流程图；

图12a至图12c是示出根据本公开的一些方面的存储器装置的操作的时序图；

图13a是示出根据本公开的一些方面的存储器装置的框图；

图13b是示出根据本公开的一些方面的存储器装置的操作的时序图；

图14是示出根据本公开的一些方面的存储器系统的框图；

图15是示出根据本公开的一些方面的计算机系统的框图。

具体实施方式

图1是示出根据本公开的一些方面的存储器系统的框图。

参照图1，存储器系统1可包括存储器装置10和存储器控制器20。

存储器控制器20可通过存储器接口向存储器装置10提供各种信号，从而控制存储器操作(如，写入和读取)。例如，存储器控制器20可通过向存储器装置10提供命令cmd和地址addr来访问存储器单元阵列160的数据data。作为示例，命令cmd可包括用于正常存储器操作(如，写入和读取数据)的激活命令、预充电命令和/或用于刷新操作的刷新命令。激活命令可表示用于将存储器单元阵列160的状态切换到激活状态，以便将数据写入存储器单元阵列160或者从存储器单元阵列160读取数据的命令。根据激活命令，包括在存储器单元阵列160中的存储器单元可被驱动。在此，术语“访问”可指示包括在存储器单元阵列160中的存储器单元行根据存储器控制器20的激活命令而被驱动。

预充电命令可表示用于在写入或读取数据之后将存储器单元阵列160的状态从激活状态切换到待机状态的命令。刷新命令可表示用于对存储器单元阵列160执行刷新操作的命令。存储器控制器20可根据来自存储器系统1外部的主机的请求来访问存储器装置10。存储器控制器20可通过使用各种协议来与主机通信。

存储器装置10可以是基于半导体装置的存储器装置。例如，存储器装置10可以是随机存取存储器(ram)装置，诸如，动态随机存取存储器(dram)、同步dram(sdram)、静态ram(sram)、双倍数据速率(ddr)sdram、ddr2sdram、ddr3sdram、相变ram(pram)、磁ram(mram)和电阻式ram(rram)。在一些方面，存储器装置10可以是需要刷新操作的任何存储器装置。例如，作为非易失性存储器或包括非易失性存储器的一些电阻式存储器装置可执行刷新操作，因此，存储器装置10可以是非易失性存储器装置。存储器装置10可经由数据线接收和/或输出数据data，和/或存储器装置10可响应于从存储器控制器20接收的地址addr和命令cmd执行刷新操作。存储器装置10可包括行锤击处理器120、刷新管理器140和存储器单元阵列160。

行锤击处理器120可响应于存储器控制器20的刷新命令而确定是否执行行锤击处理操作。换句话说，行锤击处理器120可响应于存储器控制器20的刷新命令而确定是执行行锤击处理操作还是执行正常刷新操作，行锤击处理器120可将确定的结果输出到刷新管理器140。在此，“行锤击处理操作”可表示用于通过刷新与密集访问的存储器单元行邻近的存储器单元行来减少行锤击现象的影响和/或行锤击现象的出现的操作，而“正常刷新操作”可表示用于顺序地刷新存储器单元阵列160的存储器单元行的操作。在此，正被密集访问的存储器单元行可被称为密集访问的存储器单元行，而与密集访问的存储器单元行邻近的存储器单元行将被称为邻近存储器单元行。例如，在此参照图5a至图10提供确定正被密集访问的存储器单元行的一些示例。尽管图1示出行锤击处理器120响应于存储器控制器20的刷新命令来确定是否执行行锤击处理操作的示例实施例，但是这仅是示例，并且应理解，本发明构思还可应用于在存储器装置10内周期性地执行刷新操作的自刷新情况。

根据本公开的行锤击处理器120可基于对存储器单元阵列160的访问来确定是否执行行锤击处理操作。在一些实施例中，行锤击处理器120可基于关于存储器单元阵列160的访问计数来确定是否执行行锤击处理操作。在一些实施例中，行锤击处理器120可基于关于存储器单元阵列160中的特定区域的访问计数来确定是否执行行锤击处理操作。在一些实施例中，行锤击处理器120可基于访问频率来确定是否执行行锤击处理操作，其中，访问频率指示关于参考时间段期间的存储器单元阵列160或存储器单元阵列160的部分或区域的访问计数。在一些实施例中，行锤击处理器120可基于包括关于密集访问的存储器单元行或已经密集访问的存储器单元行的信息的访问表来确定是否执行行锤击处理操作。

刷新管理器140可基于行锤击处理器120的确定的结果来执行行锤击处理操作或正常刷新操作。当行锤击处理器120确定执行行锤击处理操作时，刷新管理器140可刷新与邻近存储器单元行对应的地址。当行锤击处理器120确定执行正常刷新操作时，刷新管理器140可顺序地刷新存储器单元阵列160的多个存储器单元行。

存储器单元阵列160可包括多个存储器单元。多个存储器单元可分别位于多条字线和多条位线彼此相交的点。多个存储器单元连接到多条字线和多条位线。多个存储器单元可以以矩阵形式设置。在此，“存储器单元行”可表示多个存储器单元之中的包括在单个行中的多个存储器单元。多条字线可分别连接到存储器单元阵列160的多个存储器单元行。

图2是示出根据本公开的多个方面的存储器装置的框图。与上面参照图1给出的描述相同的描述将被省略。

参照图2，存储器装置10可包括控制逻辑100、刷新管理器140、存储器单元阵列160、多个行解码器(例如，第一行解码器220a至第四行解码器220d)、多个列解码器(例如，第一列解码器230a至第四列解码器230d)、地址缓冲器250、存储体控制逻辑270、行地址选择器281、列地址锁存器282、输入/输出选通电路283和数据输入/输出缓冲器284。此外，存储器单元阵列160可包括多个存储体(例如，第一存储体160a至第四存储体160d)，与存储体160a至160d分别对应的多个感测放大器可被设置。

存储器装置10可以是dram，如，ddrsdram、低功率ddr(lpddr)sdram、图形双倍数据速率(gddr)sdram和rambusdram(rdram)。

控制逻辑100可控制存储器装置10的整体操作，并且可包括命令解码器110、模式寄存器115和行锤击处理器120。控制逻辑100可根据来自存储器控制器20的命令cmd(图1)生成用于执行写入操作或读取操作的控制信号。此外，控制逻辑100可根据来自存储器控制器20的刷新命令(图1)生成用于对第一存储体160a至第四存储体160d进行刷新操作的控制信号。可选地，控制逻辑100可在自刷新模式下生成用于对第一存储体160a至第四存储体160d进行刷新操作的控制信号。模式寄存器115可包括用于存储设置存储器装置10的操作环境的信息的多个寄存器。命令解码器110可基于命令cmd将与对存储器单元阵列160的访问对应的访问信号或刷新命令输出到行锤击处理器120。例如，当命令cmd是激活命令时，命令解码器110可向行锤击处理器120输出访问信号。当命令cmd是刷新命令时，命令解码器110可向行锤击处理器120输出刷新命令。

地址缓冲器250可接收从存储器控制器20提供的地址addr。地址addr可包括存储体地址ba。此外，地址addr可包括用于指示存储器单元阵列160的行的行地址row_addr和用于指示存储器单元阵列160的列的列地址col_addr。行地址row_addr可经由行地址选择器281提供给第一行解码器220a至第四行解码器220d，而列地址col_addr可经由列地址锁存器282提供给第一列解码器230a至第四列解码器230d。此外，存储体地址ba可被提供给存储体控制逻辑270。在一些实施例中，行地址row_addr可被提供给行锤击处理器120，行锤击处理器120可基于行地址row_addr确定是否执行行锤击处理操作。

存储体控制逻辑270可响应于存储体地址ba而生成存储体控制信号。此外，响应于存储体控制信号，第一行解码器220a至第四行解码器220d之中的与存储体地址ba对应的行解码器可被激活，第一列解码器230a至第四列解码器230d之中的与存储体地址ba对应的列解码器可被激活。

行锤击处理器120可响应于刷新命令而将行锤击处理使能信号en_rhh输出到刷新管理器140。刷新管理器140可基于行锤击处理使能信号en_rhh生成用于选择要在存储器单元阵列160中刷新的存储器单元行的刷新地址ref_addr。例如，当行锤击处理器120输出逻辑高作为用于执行行锤击处理操作的行锤击处理使能信号en_rhh时，刷新管理器140可输出预设的邻近存储器单元行的地址作为刷新地址ref_addr。

例如，当行锤击处理器120输出逻辑低作为用于执行正常刷新操作的行锤击处理使能信号en_rhh时，刷新管理器140可顺序地生成刷新地址ref_addr，其中，刷新地址ref_addr的值可通过包括在刷新管理器140中的计数器的计数操作而增加。行地址选择器281可被实现为多路复用器，并且可在数据访问期间输出从存储器控制器20(图1)提供的行地址row_addr，并可在刷新操作期间输出由刷新管理器140生成的刷新地址ref_addr。如在此所述(例如，参照图3)，可在存储器装置10内生成指示将被刷新的行的刷新地址ref_addr。然而，在一些实施例中，可从存储器控制器20(图1)直接提供刷新地址ref_addr。

图3是示出根据本公开的多个方面的存储器装置的操作的流程图。

参照图1和图3，存储器装置10可从存储器控制器20接收刷新命令(操作s100)。根据一些示例实施例，存储器装置10可响应于刷新命令而以固定时间间隔执行行锤击处理操作而不是正常刷新操作。因此，行锤击处理器120可确定响应于刷新命令的锤击处理操作是否将执行(操作s200)。当行锤击处理器120确定这是执行行锤击处理操作的情况时，存储器装置10可通过对邻近存储器单元行执行刷新操作来执行行锤击处理操作(操作s400)。

否则，当行锤击处理器120确定这不是执行行锤击处理操作的情况时，行锤击处理器120可确定是否执行额外的行锤击处理操作(操作s300)。在执行额外的行锤击处理操作的情况下，存储器装置10可通过对邻近存储器单元行执行刷新操作来执行行锤击处理操作(操作s400)。在不执行额外的行锤击处理操作的情况下，存储器装置10可通过顺序地刷新多个存储器单元行来执行正常刷新操作(操作s500)。

图4是示出根据本公开的多个方面的刷新管理器的操作的时序图。详细地讲，图4示出存储器装置10在一些实施例中可执行周期性的行锤击处理操作(诸如，行锤击处理操作rh1、行锤击处理操作rh3和行锤击处理操作rh4)之外的额外的行锤击处理操作rh2。图4示出存储器装置10在执行六次正常刷新操作ref之后执行周期性的行锤击处理操作rh1、rh3和rh4的示例实施例。

参照图2和图4，当从行锤击处理器120接收到的行锤击处理使能信号en_rhh为逻辑高时，刷新管理器140可执行行锤击处理操作rh1至rh4，而当行锤击处理使能信en_rhh为逻辑低时，刷新管理器140可执行正常刷新操作ref。尽管在此的示例使用上述关联，但是本公开不限于此，在一些实施例中，当从行锤击处理器120接收到的行锤击处理使能信号en_rhh为逻辑低时，刷新管理器140可执行行锤击处理操作rh1至rh4，而当行锤击处理使能信号en_rhh为逻辑高时，刷新管理器140可执行正常刷新操作ref。

行锤击处理器120可将行锤击处理使能信号en_rhh转换为逻辑高，以周期性地每六次正常刷新操作ref执行一次行锤击处理操作rh1、rh3和rh4。与此对应，刷新管理器140可周期性地执行行锤击处理操作rh1、rh3和rh4。根据本发明构思，当发生预设事件event时，尽管可能是执行正常刷新操作ref的情况，但是行锤击处理器120可将行锤击处理使能信号en_rhh转换为逻辑高以执行行锤击处理操作rh2。基于此，刷新管理器140还可执行行锤击处理操作rh2。下面将参照图5a至图10描述行锤击处理器120确定事件的发生的示例实施例。

根据本公开的存储器装置10可与检测到的事件event的发生对应或基于检测到的事件event的发生，来执行周期性的行锤击处理操作rh1、rh3和rh4之外的额外的行锤击处理操作rh2。可通过自适应地执行行锤击处理操作来减少行锤击现象。

图5a是示出根据本公开的多个方面的行锤击处理器的框图。

参照图5a，行锤击处理器120a可包括访问计数器121a和行锤击处理确定器122a。访问计数器121a可对存储器单元阵列160(图1)的访问acc进行计数，并且可将访问计数cnt_acc1输出到行锤击处理确定器122a。行锤击处理确定器122a可通过将访问计数cnt_acc1与参考计数cnt_ref1进行比较来生成行锤击处理使能信号en_rhh，并且可将行锤击处理使能信号en_rhh输出到刷新管理器140(图1)。在一些实施例中，行锤击处理确定器122a可包括比较器。

图5b是示出根据本公开的一些方面的行锤击处理器的操作的流程图。详细地讲，图5b是示出用于确定是否执行额外的行锤击处理操作的操作(诸如，图3中的操作s300)的示例实施例的流程图。

参照图5a和图5b，行锤击处理器120a可接收包括关于存储器单元阵列160(图1)的访问信息的访问acc和参考计数cnt_ref1(操作s311)。行锤击处理器120a可通过对访问acc进行计数来生成访问计数cnt_acc1(操作s312)。行锤击处理器120a可将访问计数cnt_acc1与参考计数cnt_ref1进行比较(操作s313)。当访问计数cnt_acc1大于参考计数cnt_ref1时，行锤击处理器120a可输出逻辑高作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行行锤击处理操作(操作s400)。否则，当访问计数cnt_acc1不大于参考计数cnt_ref1时，行锤击处理器120a可输出逻辑低作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行正常刷新操作(操作s500)。

图6a是示出根据本公开的一些方面的行锤击处理器的框图。与上面参照图5a给出的描述相同的描述将被省略。

参照图6a，行锤击处理器120b可包括访问计数器121b、行锤击处理确定器122b和计时器123b。计时器123b可每隔预设参考时间将重置信号rst输出到访问计数器121b。因此，访问计数器121b可通过在预设参考时间对存储器单元阵列160(图1)的访问acc进行计数来将访问计数cnt_acc2输出到行锤击处理操作确定器122b。访问计数cnt_acc2可表示访问存储器单元阵列160(图1)的频率。行锤击处理确定器122b可通过将访问计数cnt_acc2与参考计数cnt_ref2进行比较来生成行锤击处理使能信号en_rhh，并将行锤击处理使能信号en_rhh输出到刷新管理器140(图1)。

图6b是示出根据本公开的一些方面的行锤击处理器的操作的流程图。详细地讲，图6b是示出用于确定是否执行额外的行锤击处理操作的操作(诸如，图3中的操作s300)的示例实施例的流程图。

参照图6a和图6b，行锤击处理器120a可接收包括关于存储器单元阵列160(图1)的访问信息的访问acc和参考计数cnt_ref2(操作s321)。行锤击处理器120b可在重置信号rst之后通过对访问acc进行计数来生成访问计数cnt_acc2(操作s322)。行锤击处理器120b可将访问计数cnt_acc2与参考计数cnt_ref2进行比较(操作s323)。当访问计数cnt_acc2大于参考计数cnt_ref2时，行锤击处理器120b可输出逻辑高作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行行锤击处理操作(操作s400)。否则，当访问计数cnt_acc2不大于参考计数cnt_ref2时，行锤击处理器120b可输出逻辑低作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行正常刷新操作(操作s500)。

图7a是示出根据本公开的多个方面的行锤击处理器的框图。与上面参照图5a给出的描述相同的描述将被省略。

参照图7a，行锤击处理器120c可包括访问计数器121c和行锤击处理确定器122c。访问计数器121c可接收访问acc、与访问acc对应的地址addr以及第一区域area1，并且当地址addr包括在第一区域area1中时，访问计数器121c可对与地址addr对应的访问acc进行计数，从而将访问计数cnt_acc3输出到行锤击处理确定器122c。存储器单元阵列中的第一区域area1小于存储器单元阵列的整个区域。地址addr可表示从存储器控制器20(图1)接收的地址addr。换句话说，访问计数器121c可通过仅对关于第一区域area1的访问acc进行计数来生成访问计数cnt_acc3。行锤击处理确定器122c可通过将访问计数cnt_acc3与参考计数cnt_ref3进行比较来生成行锤击处理使能信号en_rhh，并将行锤击处理使能信号en_rhh输出到刷新管理器140(图1)。

图7b是示出根据本公开的多个方面的行锤击处理器的操作的流程图。详细地讲，图7b是示出用于确定是否执行额外的行锤击处理操作的操作(诸如，图3中的操作s300)的示例实施例的流程图。

参照图7a和图7b，行锤击处理器120c可接收包括关于存储器单元阵列160(图1)的访问信息的访问acc、与访问acc对应的地址addr、第一区域area1和参考计数cnt_ref3(操作s331)。行锤击处理器120c可基于地址addr确定访问acc是否是对第一区域area1的访问，并通过仅对第一区域area1的访问acc进行计数来生成访问计数cnt_acc3(操作s332)。行锤击处理器120c可将访问计数cnt_acc3与参考计数cnt_ref3进行比较(操作s333)。当访问计数cnt_acc3大于参考计数cnt_ref3时，行锤击处理器120c可输出逻辑高作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行行锤击处理操作(操作s400)。否则，当访问计数cnt_acc3不大于参考计数cnt_ref3时，行锤击处理器120c可输出逻辑低作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行正常刷新操作(操作s500)。

图8a是示出根据本公开的多个方面的行锤击处理器的框图。与上面参照图5a给出的描述相同的描述将被省略。

参照图8a，行锤击处理器120d可包括访问计数器121d、行锤击处理确定器122d和存储器123d。访问计数器121d可接收访问acc和与访问acc对应的地址addr，并对与地址addr对应的访问acc进行计数，从而将行访问计数cnt存储在存储器123d中。存储器123d可存储包括关于行访问计数cnt的信息的访问表at。行锤击处理确定器122d可从存储器123d读取访问表at，并基于访问表at生成访问计数。行锤击处理确定器122d可通过将访问计数与参考计数cnt_ref4进行比较来生成行锤击处理使能信号en_rhh，并将行锤击处理使能信号en_rhh输出到刷新管理器140(图1)。

图8b和图8c是根据本公开的多个方面的访问表。详细地讲，图8b和图8c是示出用于以不同的方式生成访问计数cnt_acc4的实施例的示图。

参照图8a至图8c，访问表at可存储针对各个存储器单元行的行访问计数cnt。此外，访问表at可按排名rank的顺序对行访问计数cnt进行排序，其中，排名rank的顺序是访问的密集度的顺序。换句话说，在图8b和图8c的实施例中，访问可按照第一存储器单元行r1、第二存储器单元行r2、第三存储器单元行r3和第四存储器单元行r4的顺序变得密集。例如，第一存储器单元行r1可以是第一存储器单元行r1至第四存储器单元行r4中的最密集访问的行。

参照图8b，行锤击处理确定器122d可通过将访问表at的与至少一些存储器单元行row对应的行访问计数cnt相加来生成访问计数cnt_acc4。在一个实施例中，用于生成访问计数cnt_acc4的至少一些存储器单元行row可以是来自rank中排名最靠前的n个(其中，n是自然数)存储器单元行。换句话说，行锤击处理确定器122d可通过将与最密集访问的n个存储器单元行row对应的行访问计数cnt相加来生成访问计数cnt_acc4。因此，行锤击处理确定器122d可生成“c1+c2+c3”作为访问计数cnt_acc4，其中，“c1+c2+c3”是与三个最密集访问的存储器单元行r1、r2和r3分别对应的行访问计数c1、c2和c3的总和。

参照图8c，行锤击处理确定器122d可通过访问表at的与至少一些存储器单元行row对应的行访问计数cnt的加权和来生成访问计数cnt_acc4。在一些实施例中，行锤击处理确定器122d可对排名较高的存储器单元行施加较高的权重。行锤击处理确定器122d可生成“a×c1+b×c2+c×c3”作为访问计数cnt_acc4，其中，“a×c1+b×c2+c×c3”是与排名前三的存储器单元行r1、r2和r3对应的行访问计数c1、c2和c3的加权和。此外，在一些实施例中，较高的权重可被施加到排名较高的存储器单元行，从而a可以是大于b的自然数，并且b可以是大于c的自然数。

尽管图8b和图8c示出仅使用关于三个存储器单元行的行访问计数cnt生成访问计数cnt_acc4的实施例，但是这些实施例仅是示例，本发明构思还可应用于使用基于少于或多于三个存储器单元行的行访问计数cnt来生成访问计数cnt_acc4的实施例。

图8d是示出根据本公开的多个方面的行锤击处理器的操作的流程图。详细地讲，图8d是示出用于确定是否执行额外的行锤击处理操作的操作(诸如，图3中的操作s300)的示例实施例的流程图。

参照图8a和图8d，行锤击处理器120d可接收包括关于存储器单元阵列160(图1)的访问信息的访问acc、与访问acc对应的地址addr和参考计数cnt_ref4(操作s341)。行锤击处理器120d可基于地址addr生成访问表at，并基于生成的访问表at生成访问计数cnt_acc4(操作s342)。在一个实施例中，行锤击处理器120d可通过对排名最靠前的n个(其中，n是自然数)行访问计数cnt求和来生成访问计数cnt_acc4。在另一实施例中，行锤击处理器120d可通过排名最靠前的n个(其中，n是自然数)行访问计数cnt的加权和来生成访问计数cnt_acc4。行锤击处理器120d可将访问计数cnt_acc4与参考计数cnt_ref4进行比较(操作s343)。当访问计数cnt_acc4大于参考计数cnt_ref4时，然后行锤击处理器120d可输出逻辑高作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行行锤击处理操作(操作s400)。否则，当访问计数cnt_acc4不大于参考计数cnt_ref4时，然后，行锤击处理器120d可输出逻辑低作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行正常刷新操作(操作s500)。

图9a是示出根据本公开的多个方面的行锤击处理器的操作的示图。

参照图8a和图9a，行锤击处理器120d可根据在第一时间t1期间对存储器控制器20(图1)的各个存储器单元行的访问的次数来不同地存储访问表at。换句话说，与访问表at中的第四排名对应的存储器单元行可根据对存储器控制器20(图1)的各个存储器单元行的访问的次数而变化。作为示例，与第一访问表at0中的第四排名对应的存储器单元行是第四存储器单元行r4。然而，此后当第五存储器单元行r5被密集访问(例如，比第四存储器单元行r4更密集地访问)时，然后如第二访问表中at1中所示，与第四排名对应的存储器单元行可被改变为第五存储器单元行r5。

行锤击处理器120d可对与最低排名对应的存储器单元行的次数和/或访问表at的最低排名被如上所述改变的次数进行计数。在图9a的实施例中，当第一访问表at0被改变为第二访问表at1时，行锤击处理器120d可将行改变计数rcc计数为“1”。当第四排名以上述方式改变n次时，行锤击处理器120d可将行改变计数rcc计数为“n”。

根据一些实施例，行锤击处理器120d可通过将行改变计数rcc与参考计数进行比较来确定是否执行行锤击处理操作。

图9b是示出根据本公开的多个方面的行锤击处理器的操作的流程图。详细地讲，图9b是示出用于确定是否执行额外的行锤击处理操作的操作(诸如，图3中的操作s300)的示例实施例的流程图。

参照图9a和图9b，行锤击处理器120d可以以上面在图9a中描述的方式生成针对访问表的最低排名的行改变计数(操作s351)。行锤击处理器120d可将行改变计数与参考计数进行比较(操作s352)。当行改变计数大于参考计数时，行锤击处理器120d可输出逻辑高作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行行锤击处理操作(操作s400)。否则，当行改变计数不大于参考计数时，行锤击处理器120d可输出逻辑低作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行正常刷新操作(操作s500)。

尽管图9b示出用于通过使用针对最低排名的行改变计数来确定是否执行行锤击处理操作的实施例的示例，但是这仅是示例，本发明构思还可应用于用于通过使用针对与最低排名不同的排名的行改变计数来确定是否执行行锤击处理操作的实施例。

图10是示出根据本公开的多个方面的行锤击处理器的框图。与上面参照图5a给出的描述相同的描述将被省略。

参照图10，行锤击处理器120e可包括温度传感器123e和行锤击处理确定器122e。温度传感器123e可感测存储器装置10(图1)的温度并将感测的温度t_md输出到行锤击处理确定器122e。行锤击处理确定器122e可通过将感测的温度t_md与参考温度t_ref1进行比较来生成行锤击处理使能信号en_rhh，并将行锤击处理使能信号en_rhh输出到刷新管理器140(图1)。在一个实施例中，当感测的温度t_md高于参考温度t_ref1时，行锤击处理器120d可输出逻辑高作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行行锤击处理操作。

当感测的温度t_md不高于参考温度t_ref1时，行锤击处理器120d可输出逻辑低作为行锤击处理使能信号en_rhh，因此，刷新管理器140(图1)可执行正常刷新操作。

图11a是示出根据本公开的多个方面的存储器装置的框图。

参照图11a，存储器装置10f可包括行锤击处理器120f和刷新管理器140f。行锤击处理器120f可基于访问acc确定行锤击处理使能信号en_rhh的行锤击处理比率rrhh。在此，行锤击处理比率rrhh可表示行锤击处理操作的次数与正常刷新操作的次数之间的比率。当随着行锤击现象变得更强烈和/或更频繁，更多的行锤击处理操作需要被执行时，行锤击处理器120f可增大行锤击处理比率rrhh。另一方面，当随着行锤击现象减少和/或不那么频繁，较少的行锤击处理操作需要被执行时，行锤击处理器120f可降低行锤击处理比率rrhh。

行锤击处理器120f可以按与上面参照图5a至图10描述的确定是否执行额外的行锤击处理操作的操作类似的操作确定行锤击处理比率rrhh。在一些实施例中，按与参照图5a至图6b描述的操作类似的操作，行锤击处理器120f可基于关于存储器单元阵列160(图1)的访问的次数或访问频率来确定行锤击处理比率rrhh。例如，当访问的次数大于第一参考计数时，行锤击处理器120f可增大行锤击处理比率rrhh，并且当访问的次数小于第二参考计数时，行锤击处理器120f可减小行锤击处理比率rrhh。例如，当访问频率大于第三参考计数时，行锤击处理器120f可增大行锤击处理比率rrhh，并且当访问频率小于第四参考计数时，行锤击处理器120f可减小行锤击处理比率rrhh。

在一些实施例中，按与参照图7a和图7b描述的操作类似的操作，行锤击处理器120f可基于关于存储器单元阵列160(图1)中的特定区域的访问计数来确定行锤击处理比率rrhh。在一些实施例中，按与参照图8a至图9b描述的操作类似的操作，行锤击处理器120f可基于包括关于密集访问的存储器单元行的信息的访问表来确定行锤击处理比率rrhh。在一些实施例中，按与参照图10描述的操作类似的操作中，行锤击处理器120f可基于存储器装置的温度确定行锤击处理比率rrhh。

图11b是示出根据本公开的多个方面的行锤击处理器的操作的流程图。

参照图11a和图11b，行锤击处理器120f可确定行锤击处理比率rrhh(操作s600)。如上面参照图11a所述，行锤击处理器120f可按与上面参照图5a至图10描述的确定是否执行额外的行锤击处理操作的操作类似的操作确定行锤击处理比率rrhh。行锤击处理器120f可基于确定的行锤击处理比率rrhh将行锤击处理使能信号en_rhh输出到刷新管理器140f，刷新管理器140f可基于行锤击处理使能信号en_rhh执行正常刷新操作或行锤击处理操作(操作s700)。

图12a至图12c是示出根据本公开的多个方面的存储器装置的操作的时序图。详细地讲，图12a至图12c示出存储器装置响应于事件而改变行锤击处理比率的实施例的示例。

参照图11a和图12a，当预设事件event发生时，行锤击处理器120f可增大行锤击处理比率rrhh。在图12a的实施例中，在预设事件event发生之前，存储器装置10f可具有用于对于每五次刷新操作ref执行一次行锤击处理操作rh1和rh2的1/5的行锤击处理比率rrhh。当预设事件event发生时，存储器装置10f可将行锤击处理比率rrhh增大到1/2，并且存储器装置10f可基于修改的行锤击处理比率rrhh，对于每两次刷新操作ref执行一次行锤击处理操作rh3和rh4。在一些实施例中，预设事件event可表示访问的次数变得大于参考计数的情况。在一些实施例中，预设事件event可表示访问频率变得大于参考计数的情况。

参照图11a和图12b，当预设事件event发生时，行锤击处理器120f可减小行锤击处理比率rrhh。在图12b的实施例中，在预设事件event发生之前，存储器装置10f可具有用于对于每两次刷新操作ref执行一次周期性的行锤击处理操作rh1、rh2和rh3的1/2的行锤击处理比率rrhh。当预设事件event发生时，存储器装置10f可将行锤击处理比率rrhh减小到1/5，并且存储器装置10f可基于修改的行锤击处理比率rrhh，对于每五次刷新操作ref执行一次周期性的行锤击处理操作rh4。在一些实施例中，预设事件event可表示访问的次数变得小于参考计数的情况。在一些实施例中，预设事件event可表示访问频率变得小于参考计数的情况。

参照图11a和图12c，当预设事件event发生时，行锤击处理器120f可将行锤击处理比率rrhh改变为0。在图12c的实施例中，在预设事件event发生之前，存储器装置10f可具有用于对于每两次刷新操作ref执行一次周期性的行锤击处理操作rh1、rh2和rh3的1/2的行锤击处理比率rrhh。当预设事件event发生时，存储器装置10f可将行锤击处理比率rrhh减小到0，因此，存储器装置10f可暂时地或永久地停止执行周期性的行锤击处理操作。在一些实施例中，预设事件event可表示访问的次数变得小于参考计数的情况。在一些实施例中，预设事件event可表示访问频率变得小于参考计数的情况。

图13a是示出根据本发明的多个方面的存储器装置的框图。

参照图13a，存储器装置10g可包括行锤击处理器120g和刷新管理器140g。行锤击处理器120g可基于访问acc确定行锤击处理使能信号en_rhh的行锤击处理比率rrhh和时间间隔int。在此，时间间隔int可表示正常刷新操作和/或行锤击处理操作之间的时间间隔。随着行锤击处理比率rrhh改变，对于一个存储器单元行的刷新时间可被改变。根据一些示例实施例，即使在通过调节时间间隔int来改变行锤击处理比率rrhh时，存储器装置10g也可保持刷新时间。

行锤击处理器120g可基于行锤击处理比率rrhh确定时间间隔int。在一个实施例中，行锤击处理比率rrhh可以与时间间隔int成反比。行锤击处理器120g可基于行锤击处理比率rrhh和时间间隔int将行锤击处理使能信号en_rhh输出到刷新管理器140g。

图13b是示出根据本公开的多个方面的存储器装置的操作的时序图。详细地讲，图13b示出存储器装置响应于事件而改变行锤击处理比率和时间间隔的实施例。

参照图13a和图13b，当预设事件event发生时，行锤击处理器120g可增大行锤击处理比率rrhh。此外，行锤击处理器120g可基于行锤击处理比率rrhh确定时间间隔int。在图13b的实施例中，在事件event发生之前，存储器装置10g可具有用于对于每五次刷新操作ref执行一次行锤击处理操作rh1和rh2的1/5的行锤击处理比率rrhh和作为时间间隔int的第一时间t1。当预设事件event发生时，存储器装置10g可将行锤击处理比率rrhh增大到1/2，并基于行锤击处理比率rrhh将第二时间t2确定为时间间隔int。存储器装置10g可基于修改的行锤击处理比率rrhh和时间间隔int来执行多个行锤击处理操作rh3和rh4以及多个刷新操作ref。

图14是示出根据本公开的多个方面的存储器系统的框图。与上面参照图1给出的描述相同的描述将被省略。

参照图14，存储器系统1h可包括存储器装置10h和存储器控制器20h，存储器控制器20h可包括行锤击处理器120h。行锤击处理器120h可以以上面参照图1至图13b描述的任何方式来确定是否执行行锤击处理操作，并将刷新命令ref或行锤击处理操作命令rh输出到刷新管理器140h。包括在存储器装置10h中的刷新管理器140h可响应于刷新命令ref而对存储器单元阵列160h执行刷新操作，并响应于行锤击处理操作命令rh而对存储器单元阵列160h执行行锤击处理操作。

图15是示出根据本公开的多个方面的计算机系统的框图。

参照图15，计算机系统1900可被安装在移动装置、台式计算机等上。计算机系统1900可包括电连接到系统总线1904的dram存储器系统1901、cpu1905、用户接口1907和调制解调器1908(例如，基带芯片组)。计算机系统1900还可设置有应用芯片组、相机图像处理器(cis)、输入/输出装置等。

用户接口1907可以是用于将数据发送到通信网络或从通信网络接收数据的接口。用户接口1907可以是有线接口或无线接口，并且可包括天线或有线/无线收发器。经由用户接口1907或调制解调器1908提供的数据或通过cpu1905处理的数据可被存储在dram存储器系统1901中。

dram存储器系统1901可包括如上面参照图1至图14描述的任何存储器系统。dram存储器系统1901可包括dram1902和存储器控制器1903。dram1902存储由cpu1905处理或由外部输入的数据。dram1902可确定是否执行额外的行锤击处理操作并基于此调节用于存储器单元阵列的行锤击处理操作的次数。

当计算机系统1900是用于执行无线通信的装置时，计算机系统1900可在通信系统(诸如，作为示例的码分多址(cdma)系统、全球移动通信系统(gsm)、北美多址(nadc)系统、时分多址(tdma)系统和/或cdma2000系统)中使用。计算机系统1900可被安装在信息处理装置(诸如，作为示例的个人数字助理(pda)、便携式计算机、网络平板电脑、数码相机、便携式媒体播放器(pmp)、移动电话、无线电话或者膝上型计算机)中。

虽然已经参照本发明构思的实施例具体示出并描述了本发明构思，但是将理解，在不脱离所附权利要求的范围的情况下，可在形式和细节上进行各种改变。