一种三维NAND存储器字线充电方法以及控制电路与流程

本发明涉及闪存存储器领域，更具体地说，涉及一种三维nand存储器字线充电方法以及控制电路。

背景技术：

nand闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的nand闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了三维nand存储器。

在三维nand存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的三维nand存储器结构。结合图1，其中，n为大于1的正整数，由于三维存储器的结构以及工艺制造原因，各层字线wl之间存在较大的耦合电容cp。并且，通常字线wl采用金属钨等工艺实现，导致字线上的寄生电阻rp较大。

发明人发现，在读写过程中，各个字线被频繁的充放电，由于字线上存在较高的耦合电容以及寄生电阻，导致字线的充放电时间较长，降低存储器的读写速度。除此，三维nand存储器的字线较长，使得字线靠近信号输入端的近端与远离信号输入端的远端的充放电速度存在严重偏差。

技术实现要素：

有鉴于此，本发明提供了一种三维nand存储器字线充电方法以及控制电路，能够对字线快速充电，进而提高了存储器的读写速度。

为实现上述目的，本发明提供如下技术方案：

一种三维nand存储器字线充电方法，基于控制电路，所述控制电路包括：电压生成电路、电平检测电路、充电电路以及放电电路，所述充电方法包括：

在第一时段，所述电压生成电路输出第一电压至字线的输入端，所述第一电压大于所述字线目标输出电压，且所述第一电压与所述字线目标输出电压的电压差大于第一阈值，所述电平检测电路获取所述三维存储器中的字线电压，当所述三维存储器中的字线电压大于或等于所述字线目标输出电压时，所述电压生成电路输出所述字线目标输出电压至所述字线的输入端；

在第二时段，所述电平检测电路检测所述三维存储器中的字线电压是否偏离所述字线目标输出电压，当所述三维存储器中的字线电压高于所述字线目标输出电压时，所述三维存储器字线通过所述放电电路进行放电，以使所述字线电压等于所述字线目标输出电压，当所述三维存储器中的字线电压等于所述字线目标输出电压时，所述充电电路停止充电，当所述三维存储器中的字线电压低于所述字线目标输出电压时，所述三维存储器字线通过所述充电电路进行充电，使所述三维存储器中的字线电压保持在所述字线目标电压。

可选的，还包括：

获取所述三维nand存储器的属性参数，所述属性参数至少包括三维nand存储器的阵列尺寸、介质的介电常数、阻抗；

基于所述属性参数，确定出所述第一时段的时长。

可选的，还包括：

获取所述三维nand存储器字线的耦合电容以及寄生电阻；

基于所述耦合电容以及所述寄生电阻，确定出所述第一阈值。

可选的，还包括：

基于所述第一时段，确定出所述三维nand存储器字线充电时间。

一种三维nand存储器字线充电的控制电路，包括：电压生成电路、电平检测电路、充电电路以及放电电路，所述充电方法包括：

在第一时段，所述电压生成电路输出第一电压至字线的输入端，所述第一电压大于所述字线目标输出电压，且所述第一电压与所述字线目标输出电压的电压差大于第一阈值，所述电平检测电路获取所述三维存储器中的字线电压，当所述三维存储器中的字线电压大于或等于所述字线目标输出电压时，所述电压生成电路输出所述字线目标输出电压至所述字线的输入端；

在第二时段，所述电平检测电路检测所述三维存储器中的字线电压是否偏离字线目标输出电压，当所述三维存储器中的字线电压高于所述字线目标输出电压时，所述三维存储器字线通过所述放电电路进行放电，以使所述字线电压等于所述字线目标输出电压，当所述三维存储器中的字线电压等于所述字线目标输出电压时，所述充电电路停止充电，当所述三维存储器中的字线电压低于所述字线目标输出电压时，所述三维存储器字线通过所述充电电路进行充电，使所述三维存储器中的字线电压保持在所述字线目标电压。

可选的，还包括处理电路：

所述处理电路用于基于所述三维nand存储器的属性参数，所述属性参数至少包括三维nand存储器的阵列尺寸、介质的介电常数、阻抗，确定出所述第一时段的时长。

可选的，所述处理电路还用于基于所述三维nand存储器字线的耦合电容以及寄生电阻，确定出所述第一阈值。

可选的，所述处理电路还用于基于所述第一时段，确定出所述三维nand存储器字线充电时间。。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本方案提供了一种三维nand存储器字线充电方法，基于控制电路，其中，控制电路包括：电压生成电路、电平检测电路、充电电路以及放电电路，该充电方法在第一时段，控制电压生成电路输出大于字线目标输出电压的第一电压至字线的输入端，使字线电压快速达到或超过目标电压。然后通过电平检测电路获取三维存储器中的字线电压，进行可控快速放电，当三维存储器中的字线电压等于字线目标输出电压时，充放电结束。可见，在字线充电初期，由于字线电压与第一电压的电压差较大，此时充电电流较大，充电速度快，而在充电后期，字线电压已快充达到或超过目标电压，利用放电电流可控特点，保证即使字线电压接近字线目标输出电压时，字线电压仍能快速达到目标电压，从而解决字线电压与目标电压压差过小导致的充电缓慢问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的一种3dnand存储器件的结构示意图；

图2为一种3dnand存储器件中字线的等效示意图；

图3为现有技术中一种3dnand存储器件的充电示意图；

图4为本发明实施例提供的一种三维nand存储器字线充电方法的流程示意图；

图5为本发明实施例提供的一种控制电路的电路示意图；

图6为采用本发明实施例提供的一种三维nand存储器字线充电方法的充电示意图；

图7为本发明实施例提供的一种三维nand存储器字线充电方法的又一流程示意图；

图8为本发明实施例提供的一种三维nand存储器字线充电方法的又一流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，结合图1-图3，其中，三维存储器的字线wl由于结构和工艺等原因，字线内部存在较大的寄生电阻rp，且，相邻的字线之间存在较大的寄生电容cp，因此，在字线进行充放电时，时间常数rc较大。

具体的，发明人发现，如图3所示，在充电初期，电压生成电路的输出电压与字线电压的电压差δv1较大，此时充电电流较大，字线电压接近字线目标输出电压targetvoltage所需的充电时间δt1较短。当字线电压接近字线目标输出电压targetvoltage时，字线电压与字线目标输出电压的电压差δv2逐渐变小，由于i＝δv/rout，此时，充电电流逐渐变小，使得充电时间δt2较长。

其中，电阻rout包括充电电路输出电阻以及字线寄生电阻。

基于此，本发明提供了一种三维nand存储器字线充电方法，如图4所示，该充电方法基于控制电路，该控制电路如图5所示，包括：电压生成电路51、电平检测电路52、充电电路53以及放电电路54。

其中，所述电压生成电路51用于为所述三维存储器字线提供电压，所述充电电路53用于为所述三维存储器字线进行充电，所述放电电路54用于为所述三维存储器字线进行放电，所述电平检测电路52用于检测所述三维存储器中的字线电压是否偏离字线目标输出电压，当所述三维存储器中的字线电压低于所述字线目标输出电压时，所述三维存储器字线通过所述充电电路53进行充电，当所述三维存储器中的字线电压高于所述字线目标输出电压时，所述三维存储器字线通过所述放电电路54进行放电。

该充电方法包括：

s41、在第一时段，所述电压生成电路输出第一电压至字线的输入端，所述第一电压大于所述字线目标输出电压，且所述第一电压与所述字线目标输出电压的电压差大于第一阈值，所述电平检测电路获取所述三维存储器中的字线电压，当所述三维存储器中的字线电压大于或等于所述字线目标输出电压时，所述电压生成电路输出所述字线目标输出电压至所述字线的输入端。

结合图6，该充电方法在第一时段，控制电压生成电路输出大于字线目标输出电压的第一电压over-chargepulse至字线的输入端。然后通过电平检测电路获取三维存储器中的字线电压，当三维存储器中的字线电压等于字线目标输出电压时，电压生成电路输出字线目标输出电压至字线的输入端。可见，在字线充电初期，由于字线电压与第一电压的电压差较大，此时充电电流较大，充电速度快，即便在充电后期(字线电压接近字线目标输出电压时)，字线电压与第一电压仍具有一定的电压差(大于第一阈值)，从而保证充电电流不会过小，进而对字线快速充电。

需要说明的是，发明人考虑到三维存储器的字线物理尺寸较长，又由于字线存在寄生电容以及寄生电阻，因此，字线远端的寄生电容以及寄生电阻要大于字线近端的寄生电容以及寄生电阻，导致字线的近端和远端的充放电速度存在偏差，进而使得字线远端的充电缓慢问题更为严重。因此，在本实施例中，电平检测电路获取的三维存储器中的字线近端电压到达目标电压后，充放电控制网络的响应滞后时间对充电过程实际是有益的。

s42、在第二时段，所述电平检测电路检测所述三维存储器中的字线电压是否偏离所述字线目标输出电压，当所述三维存储器中的字线电压高于所述字线目标输出电压时，所述三维存储器字线通过所述放电电路进行放电，以使所述字线电压等于所述字线目标输出电压，当所述三维存储器中的字线电压等于所述字线目标输出电压时，所述充电电路停止充电，当所述三维存储器中的字线电压低于所述字线目标输出电压时，所述三维存储器字线通过所述充电电路进行充电，使所述三维存储器中的字线电压保持在所述字线目标电压。

可见，该控制电路通过电平检测电路52、充电电路53以及放电电路54有效消除了三维存储器字线电压扰动，防止三维存储器工艺偏差和偏置电压控制时序导致的字线电压耦合问题，大幅度缩短了字线电压稳定时间，显著提高了三维存储器的读写效率。

综上，本实施例在充电初期将电压生成电路的输出电压设置成高于字线目标输出电压的第一电压，当字线电压达到该字线目标输出电压后，将电压生成电路的输出电压快速恢复成字线目标输出电压，能够缩短字线的整体充电时间，即缩短了δt2的时间。

在上述实施例的基础上，本实施例提供的三维nand存储器字线充电方法，如图7所示，还可以包括：

s71、获取所述三维nand存储器的属性参数，所述属性参数至少包括三维nand存储器的阵列尺寸、介质的介电常数、阻抗；

s72、基于所述属性参数，确定出所述第一时段的时长。

除此，本实施例提供的三维nand存储器字线充电方法，如图8所示，还可以包括：

s81、获取所述三维nand存储器字线的耦合电容以及寄生电阻；

s82、基于所述耦合电容以及所述寄生电阻，确定出所述第一阈值。

其中，可以基于所述第一时段，确定出所述三维nand存储器字线充电时间。

在本实施例中，δv1和δt1主要是由字线rc决定的，该最佳值的确定应该是根据电测量值决定，或根据rc分布情况，进行建模后，仿真确定。需要说明的是，由于不同工艺下，存储阵列字线的rc可能差别较大，因此，本实施例并未提供统一的确定第一阈值以及第一时段的确定方法。

示意性的，假设字线目标输出电压为8v，需要δt1+δt2＝10us的总充电时间，才能将字线充电到误差允许范围内。那么，采用本方法，可以设置δv1＝0.5v，则δt1＝3us，δt2＝1us，总充电时间为δt1+δt2＝4us。

另外，存储器设计生产过程中，对介质和尺寸有专门的测试方法，在本实施例中并不进行限定。例如，电路工程师可以根据阵列的尺寸和介质的介电常数和阻抗分布，进行建模，拟合出和物理特性相仿的电学模型，设计中使用此模型进行确定各种电路设计指标。在通过后期工艺和器件团队确定出最终电学数据，进行修正。

例如，可以将稳压电路和字线模型进行电路联合仿真，得到相当精确的充电时间。

在上述实施例的基础上，本实施例还提供了一种三维nand存储器字线充电的控制电路，包括：电压生成电路、电平检测电路、充电电路以及放电电路。

其中，在第一时段，所述电压生成电路输出第一电压至字线的输入端，所述第一电压大于所述字线目标输出电压，且所述第一电压与所述字线目标输出电压的电压差大于第一阈值，所述电平检测电路获取所述三维存储器中的字线电压，当所述三维存储器中的字线电压大于或等于所述字线目标输出电压时，所述电压生成电路输出所述字线目标输出电压至所述字线的输入端；

在第二时段，所述电平检测电路检测所述三维存储器中的字线电压是否偏离字线目标输出电压，当所述三维存储器中的字线电压高于所述字线目标输出电压时，所述三维存储器字线通过所述放电电路进行放电，以使所述字线电压等于所述字线目标输出电压，当所述三维存储器中的字线电压等于所述字线目标输出电压时，所述充电电路停止充电，当所述三维存储器中的字线电压低于所述字线目标输出电压时，所述三维存储器字线通过所述充电电路进行充电，使所述三维存储器中的字线电压保持在所述字线目标电压。

除此，本实施例提供的三维nand存储器字线充电电路，还包括处理电路。其中，所述处理电路用于基于所述三维nand存储器的属性参数，所述属性参数至少包括三维nand存储器的阵列尺寸、介质的介电常数、阻抗，确定出所述第一时段的时长。

在上述实施例提供的基础上，本实施例提供的三维nand存储器字线充电的控制电路中，所述处理电路还用于基于所述三维nand存储器字线的耦合电容以及寄生电阻，确定出所述第一阈值。

除此，所述处理电路还用于基于所述第一时段，确定出所述三维nand存储器字线充电时间。

该三维nand存储器字线充电电路的工作原理请参见上述实施例，在此不重复叙述。

综上所述，本方案提供了一种三维nand存储器字线充电方法以及控制电路，其中控制电路包括：电压生成电路、电平检测电路、充电电路以及放电电路，该充电方法在第一时段，控制电压生成电路输出大于字线目标输出电压的第一电压至字线的输入端。然后通过电平检测电路获取三维存储器中的字线电压，当三维存储器中的字线电压大于或等于字线目标输出电压时，电压生成电路输出字线目标输出电压至字线的输入端。可见，在字线充电初期，由于字线电压与第一电压的电压差较大，此时充电电流较大，充电速度快，即便在充电后期(字线电压接近字线目标输出电压时)，字线电压与第一电压仍具有一定的电压差(大于第一阈值)，从而保证充电电流不会过小，进而对字线快速充电。

在此基础上，在第二时段，电平检测电路检测三维存储器中的字线电压是否偏离字线目标输出电压，当所述三维存储器中的字线电压高于所述字线目标输出电压时，所述三维存储器字线通过所述放电电路进行放电，以使所述字线电压等于所述字线目标输出电压，当所述三维存储器中的字线电压等于所述字线目标输出电压时，所述充电电路进行充电停止，当所述三维存储器中的字线电压低于所述字线目标输出电压时，所述三维存储器字线通过所述充电电路进行充电补充，使所述三维存储器中的字线电压保持在所述字线目标电压。防止三维存储器件工艺偏差和偏置电压控制时序导致的字线电压耦合问题，大幅度缩短了字线电压稳定时间，提高了三维存储器的读写速度。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。