无电压电平移位器的驱动电路的方法和设备与流程

本发明涉及无电压电平移位器的驱动电路的方法和设备。

背景技术：

高数据可靠性、高速存储器存取和芯片大小减小是半导体存储器所需的特征。近年来，已致力于进一步增加存储器存取的速度。

常规半导体装置包含在不同电压电平下操作的多个不同电路，且随着电路的大小继续减小，在半导体装置内使用的操作电压的精确度和准确度对于可靠操作变得更加关键。通常，使用内部电压产生器电路从提供给半导体装置的参考电压导出内部电压。与其它内部电压相比更高效地产生一些内部电压。归因于对较小电路和较低功率消耗的需求，一些电路可在比其它电路更低的电压下操作。驱动电路可用以将来自较低电压电路的信号提供到较高电压电路。驱动电路可各自包含桥接电压差间隙的电压电平移位器，从而将额外电路添加到每一驱动电路。外加的电路消耗可用面积并且消耗额外功率。

技术实现要素：

在一个方面中，本发明提供一种设备，其包括：半导体装置，其包括行解码器电路，其中所述行解码器电路包括：驱动电路，其被配置成接收具有第一逻辑值的输入信号、第一电压信号和可配置功率信号，其中所述驱动电路被进一步配置成基于具有所述第一逻辑值的所述第一信号提供具有所述第一逻辑值的输出信号，其中所述输入信号的电压电平是基于所述第一电压信号且所述输出信号的电压电平是基于所述可配置电压信号；开关电路，其被配置成接收所述第一电压信号和第二电压信号并且提供具有所述第一电压信号或所述第二电压信号中的一个的电压电平的所述可配置电压信号。

在另一方面中，本发明提供一种半导体装置的电压移位驱动电路，其包括：多个驱动电路，其各自被配置成接收相应输入信号、第一电压信号和可配置功率信号，其中在所述相应输入信号具有第一逻辑值时，所述多个驱动电路被配置成提供具有所述第一逻辑值的相应输出信号，且在所述相应输入信号具有第二逻辑值时，所述多个驱动电路被配置成提供具有所述第二逻辑值的所述相应输出信号，其中具有所述第一逻辑值的所述相应输入信号的电压电平是基于所述第一电压信号且具有所述第一逻辑值的所述相应输出信号的电压电平是基于所述可配置电压信号，且其中具有所述第二逻辑值的所述相应输入信号的所述电压电平和具有所述第二逻辑值的所述相应输出信号的所述电压电平各自基于参考电压信号；开关电路，其被配置成接收所述第一电压信号和第二电压信号并且提供具有所述第一电压信号或所述第二电压信号中的一个的电压电平的所述可配置电压信号。

在又一方面中，本发明提供一种方法，其包括：在驱动电路处接收具有指示特定逻辑值的第一电压电平的输入信号；在所述驱动电路处从开关电路接收可配置电压信号，其中所述可配置电压信号具有所述第一电压信号和第二电压信号中的一个的电压电平；和提供具有指示所述特定逻辑值的所述可配置电压信号的所述电压电平的输出信号。

附图说明

图1是根据本发明的实施例的半导体装置的示意性框图。

图2是根据本发明的实施例的被配置成使输出信号的电压电平移位的电压移位驱动电路的框图。

图3是根据本发明的实施例的被配置成使输出信号的电压电平移位的电压移位驱动电路的电路图。

图4是根据本发明的实施例的电压电平移位器电路的电路图。

图5是描绘根据本发明的实施例的驱动电路和开关电路的操作的示范性时序图500。

图6是描绘根据本发明的实施例的实施输出信号的步进式转变的驱动电路和开关电路的操作的示范性时序图600。

具体实施方式

下文将参考附图详细解释本发明的各种实施例。以下详细描述参考借助于图式示出本发明的特定方面和实施例的附图。所述详细描述包含使所属领域的技术人员能够实践本发明的实施例的足够细节。在不脱离本发明的范围的情况下可以利用其它实施例，且可以做出结构、逻辑和电改变。本文所揭示的各种实施例不一定相互排斥，因为一些实施例可以与一或多个其它所揭示实施例组合以形成新的实施例。

图1是根据本发明的实施例的半导体装置100的示意性框图。半导体装置100可包含时钟输入电路105、内部时钟发生器107、定时发生器109、地址命令输入电路115、地址解码器120、命令解码器125、多个行(例如，第一存取线)解码器130、包含感测放大器150和转移门195的存储器单元阵列145、多个列(例如，第二存取线)解码器140、多个读取/写入放大器165、输入/输出(i/o)电路170和电压产生器190。半导体装置100可包含多个外部端子，其包含耦合到命令/地址总线110的地址和命令端子、时钟端子ck和/ck、数据端子dq、dqs和dm，以及电源端子vdd、vss、vddq和vssq。在一些实例中，与命令/地址总线110相关联的端子和信号线可包含被配置成接收命令信号的第一组端子和信号线，以及被配置成接收地址信号的单独的第二组端子和信号线。在其它实例中，与命令和地址总线110相关联的端子和信号线可包含被配置成接收命令信号和地址信号两者的共同端子和信号线。半导体装置可安装于衬底例如存储器模块衬底、母板等上。

存储器单元阵列145包含多个组bank0-n，其中n是正整数，例如3、7、15、31等。每一库bank0-n可包含多个字线wl、多个位线bl以及布置在所述多个字线wl与所述多个位线bl的相交点处的多个存储器单元mc。对应行解码器130执行用于每一库bank0-n的字线wl的选择，且对应列解码器140执行位线bl的选择。行解码器130可包含驱动字线wl上的电压的多个驱动电路132。类似地，列解码器140可包含驱动位线bl上的电压的多个驱动电路142。在一些实例中，地址解码器120的电路与存储器单元阵列145的电路相比可使用较低电压电平操作。对应地，来自地址解码器120的xadd和yadd信号可具有比从行解码器130和列解码器140提供到存储器单元阵列145的信号的电压(例如，电压p2)低的电压(例如，电压p1)。驱动电路132和驱动电路142可被配置成分别使xadd或yadd信号的电压电平p1步升或移位，以将输出信号上的电压p2提供到存储器单元阵列145。并非在多个驱动电路132和142中的每一个内包含个别电压电平移位电路，而是行解码器130可包含开关电路131且列解码器140可包含开关电路141。开关电路131和141可基于控制信号将可配置功率信号p12提供到驱动电路132和142，所述驱动电路使所述功率信号从p1电压转变为p2电压。控制信号可由地址解码器120、命令解码器125或半导体装置100的某一其它电路提供。在一些实例中，开关电路131可包含耦合到多个驱动电路132中的每一个的单个开关电路。在其它实例中，开关电路131可包含多个开关电路，其中每一个别开关电路耦合到多个驱动电路132的群组。类似地，在一些实例中，开关电路141可包含耦合到多个驱动电路142中的每一个的单个开关电路。在其它实例中，开关电路141可包含多个开关电路，其中每一个别开关电路耦合到多个驱动电路142的群组。在一些实例中，开关电路131和驱动电路132可包括第一电压移位驱动电路，且开关电路141和驱动电路142可包括第二电压移位驱动电路。在一些实例中，多个驱动电路131中的每一个和多个驱动电路142中的每一个可包含一对串联耦合的反相器，其中第一反相器被设计成在p1电压电平下操作且第二反相器被设计成在p2电压电平下操作。。多个感测放大器150定位成用于其对应位线bl并且耦合到至少一个相应局部i/o线，经由转移门tg195进一步耦合到至少两个主要i/o线对中的相应者，从而充当开关。虽然图1仅将行解码器130和列解码器140描绘成具有驱动电路132和142和开关电路131和141，但在不脱离本发明的范围的情况下，半导体装置100的其它电路可包含类似的驱动器和开关电路，例如感测放大器、读取/写入放大器165、i/o电路170等。

地址/命令输入电路115可在命令/地址端子处经由命令/地址总线110从外部接收地址信号和组地址信号并且将地址信号和组地址信号发射所述地址解码器120。地址解码器120可解码从地址/命令输入电路115接收的地址信号并且将行地址信号xadd提供到行解码器130，并且将列地址信号yadd提供到列解码器140。地址解码器120也可以接收组地址信号并且将组地址信号badd提供到行解码器130和列解码器140。

地址/命令输入电路115可在命令/地址端子处经由命令/地址总线110从外部(例如存储器控制器105)接收命令信号并且将命令信号提供到命令解码器125。命令解码器125可解码命令信号并且提供个产生各个内部命令信号。举例来说，内部命令信号可包含选择字线的行命令信号、选择位线的列命令信号，例如读取命令或写入命令。

因此，当发出读取命令并且向行地址和列地址及时供应读取命令时，从标示为行地址和列地址的存储器单元阵列145中的存储器单元读取读取数据。读取/写入放大器165可接收读取数据dq并且将读取数据dq提供到io电路170。io电路170可将读取数据dq以及dqs处的数据选通信号和dm处的数据掩码信号经由数据端子dq、dqs和dm提供到外部。类似地，当发出写入命令并且向行地址和列地址及时供应写入命令时，并且接着输入/输出电路170可在数据端子dq、dqs、dm处接收写入数据以及dqs处的数据选通信号和dm处的数据掩码信号并且经由读取/写入放大器165将写入数据提供到存储器单元阵列145。因此，写入数据可写入于标示为行地址和列地址的存储器单元中。

转向包含在半导体装置100中的外部端子的解释，时钟端子ck和/ck可分别接收外部时钟信号和互补外部时钟信号。外部时钟信号(包含互补外部时钟信号)可供应到时钟输入电路105。时钟输入电路105可接收外部时钟信号并且产生内部时钟信号iclk。时钟输入电路105可将内部时钟信号iclk提供到内部时钟发生器107。内部时钟发生器107可基于所接收的内部时钟信号iclk和来自地址/命令输入电路115的时钟启用信号cke产生相位控制内部时钟信号lclk。虽然并不限于此，但dll电路可用作内部时钟发生器107。内部时钟发生器107可将相位控制内部时钟信号lclk提供到io电路170和定时发生器109。io电路170可使用相位控制器内部时钟信号lclk作为用于确定读取数据的输出时序的定时信号。定时发生器109可接收内部时钟信号iclk并且产生各个内部时钟信号。

电源端子可接收电源电压vdd和vss。这些电源电压vdd和vss可供应到电压产生器电路190。电压产生器电路190可基于电源电压vdd和vss产生各个内部电压vpp、vod、vary、vperi、p1、p2等等。内部电压vpp、p1和p2主要用于行解码器130和列解码器140中，内部电压vod和vary主要用于包含在存储器单元阵列145中的感测放大器150中，且内部电压vperi用于多个其它电路块中。在一些实例中，电压p1和p2可等于内部电压vpp、vod、vary、vperi中的相应者。io电路170可接收电源电压vdd和vssq。举例来说，电源电压vddq和vssq可分别与电源电压vdd和vss具有相同电压。然而，专用电源电压vddq和vssq可用于io电路170。

图2是根据本发明的实施例的被配置成使输出信号的电压电平移位的电压移位驱动电路200的框图。在一些实例中，图1的开关电路131和驱动电路132和/或开关电路141和驱动电路142可实施电压移位驱动电路200。电压移位驱动电路200可包含耦合到开关电路220的驱动电路204。

驱动电路204包含个别驱动器210(1)-(n)。驱动器210(1)-(n)各自被配置成接收输入信号in1-inn中的相应者并且提供输出信号out1-outn中的相应者。在一些实例中，输入信号in1-in和输出信号out1-outn的电压电平可为不同的。因此，驱动器210(1)-(n)各自被配置成接收第一电压信号p1和可配置电压信号p12。响应于相应输入信号in1-inn的值，驱动器210(1)-(n)各自被配置成具有基于电压信号p1和p12的电压电平提供的电压电平的相应输出信号out1-outn信号。

开关电路220可被配置成接收p1电压信号、第二电压信号p2和控制信号，且被配置成提供具有基于p1电压信号、p2电压信号和控制信号的电压的p12电压信号。在一些实例中，p1电压小于p2电压。在一些实例中，p1电压可为1v，且在一些实例中，p2电压可为1.3v。举例来说，开关电路220被配置成响应于具有第一值的控制信号而提供具有p1电压信号的电压的p12电压信号，且被配置成响应于具有第二值的控制信号而提供具有p2电压信号的电压的p12电压信号。一般来说，在输入信号in1-inn被设置为低逻辑值时，将控制信号设置为第一逻辑值，且在输入信号in1-inn被设置为高逻辑值时，将控制信号设置为第二逻辑值。在一些实例中，控制信号转变可密切(例如，同时)跟踪输入信号in1-inn的转变。在其它实例中，控制信号的转变可从输入信号in1-inn的转变偏移。举例来说，当输入信号转变为低逻辑值时，控制信号可在输入信号in1-inn的转变之前转变，且当输入信号转变为高逻辑值时，控制信号可在输入信号in1-inn的转变之后转变。转变偏移可允许输出信号out1-outn的步进式电平改变(例如，使用p1电压信号从参考电压步进到p1电压信号电平并且接着使用p2电压信号从p1电压信号电平步进到p2电压信号电平)，其可在比p2功率信号更高效地产生p1电压信号的情况下更具功率效率。在一些实例中，开关电路220可包含被配置成响应于控制信号控制p12信号的电平位移器电路。

在操作中，电压移位驱动电路200被配置成基于所述组输入信号in1-in2的值驱动所述组输出信号out1-out2。在一些实例中，所有输入信号in1-in2具有相同值且所有输出信号out1-out2具有相同值。在一些实例中，输入信号in1-in2可同时从第一逻辑值转变为第二逻辑值。基于输入信号in1-in2的转变，开关电路220和驱动电路204可起始输出信号out1-outn从第一逻辑值到第二逻辑值的转变。如先前论述，输入信号in1-inn的转变也可以影响控制信号的转变。在一些实例中，控制信号的转变可与输入信号in1-inn的转变同时进行。在另一实例中，控制信号的转变可从输入信号in1-inn的转变偏移。响应于控制信号的转变，开关电路220可使p12电压信号从第一值(例如，p1电压或p2电压中的一个)转变为第二值(例如，p1电压或p2电压中的另一个)。在一些实例中，控制信号可控制开关电路220的电平位移器以实现从第一值到第二值的转变。

响应于p12信号的值并且响应于输入信号in1-inn的值，驱动器210(1)-(n)可使输出信号out1-outn中的相应者从第一逻辑值转变为第二逻辑值。如果控制信号的转变从输入信号in1-inn的转变偏移，那么输出信号out1-outn可在步进到第二逻辑值(例如，参考电压电平或p2电压信号电平)之前初始步进(例如，步升或步降)到p1电压信号电平。如果控制信号的转变与输入信号in1-inn的转变同时进行，那么输出信号out1-outn可直接转变为第二逻辑值(例如，参考电压电平或p2电压信号电平)。在一些实例中，驱动器210(1)-(n)可包含一对串联耦合的反相器，其被配置成在第一反相器的输入处接收相应输入信号in1-inn并且从第二反相器的输出提供相应输出信号out1-outn。具有串联耦合的反相器的驱动器210(1)-(n)可比包含电压电平移位器电路的驱动电路更具空间和功率效率。

图3是根据本发明的实施例的被配置成使输出信号的电压电平移位的电压移位驱动电路300的电路图。在一些实例中，图1的开关电路131和驱动电路132和/或开关电路141和驱动电路142和/或图2的电压移位驱动电路200可实施电压移位驱动电路300。电压移位驱动电路300可包含耦合到开关电路320的驱动电路304。

驱动电路304包含个别驱动器310(1)-(n)。驱动器310(1)-(n)各自被配置成接收输入信号in1-inn中的相应者并且提供输出信号out1-outn中的相应者。在一些实例中，输入信号in1-in和输出信号out1-outn的电压电平可为不同的。驱动器310(1)-(n)中的每一个包含与相应第二反相器312(1)-(n)串联耦合的相应第一反相器311(1)-(n)。第一反相器311(1)-(n)中的每一个包含与n型晶体管串联耦合的p型晶体管。p型晶体管耦合于p1电压信号与输出节点之间，且n型晶体管耦合于输出节点与参考电压节点之间。响应于相应输入信号in1-inn，第一反相器311(1)-(n)中的每一个被配置成提供相应反相信号sig1-sign。第二反相器312(1)-(n)中的每一个包含与n型晶体管串联耦合的p型晶体管。p型晶体管耦合于p12电压信号与输出节点之间，且n型晶体管耦合于输出节点与参考电压节点之间。响应于相应反相信号sig1-sign，第二反相器312(1)-(n)中的每一个被配置成提供相应输出信号out1-outn。因为反相器是并联的，所以输入信号in1-inn的逻辑值匹配输出信号out1-outn的逻辑值。在一些实例中，基于分别在第一反相器311(1)-(n)和第二反相器312(1)-(n)处接收的p1电压信号和p12电压信号的差，输入信号in1-inn的电压电平可不同于输出信号out1-outn的电压电平。

开关电路320可被配置成接收p1电压信号、第二电压信号p2和控制信号，且被配置成提供具有基于p1电压信号、p2电压信号和控制信号的电压的p12电压信号。在一些实例中，p1电压小于p2电压。在一些实例中，p1电压可为1v，且在一些实例中，p2电压可为1.3v。开关电路320可包含并联耦合到提供p12信号的输出节点的321和326。在一些实例中，321和326可包含p型晶体管。321可耦合于p1电压与提供p12信号的输出节点之间。326可耦合于p2电压与提供p12信号的输出节点之间。开关电路320可另外包含330。330可经由具有基于控制信号的逻辑值的值的反相器322将电平移位信号ls提供到321的栅极和326的栅极。反相器322可耦合到p2功率信号以控制326。

一般来说，在输入信号in1-inn被设置为低逻辑值时，将控制信号设置为第一逻辑值，且在输入信号in1-inn被设置为高逻辑值时，将控制信号设置为第二逻辑值。在一些实例中，控制信号转变可密切(例如，同时)跟踪输入信号in1-inn的转变。在其它实例中，控制信号的转变可从输入信号in1-inn的转变偏移。举例来说，当输入信号转变为低逻辑值时，控制信号可在输入信号in1-inn的转变之前转变，且当输入信号转变为高逻辑值时，控制信号可在输入信号in1-inn的转变之后转变。转变偏移可允许输出信号out1-outn的步进式电平改变(例如，使用p1电压信号从参考电压步进到p1电压信号电平并且接着使用p2电压信号从p1电压信号电平步进到p2电压信号电平)，其可在比p2功率信号更高效地产生p1电压信号的情况下更具功率效率。在一些实例中，ls信号可逻辑上等于控制信号。因此，响应于控制信号具有第一逻辑值(例如，低逻辑值)，ls信号可具有第一逻辑值，且响应于ls信号具有第一逻辑值，321信号可将p1电压提供到p12电压信号且可禁用326(基于反相器322的输出)。响应于控制信号具有第二逻辑值(例如，低逻辑值)，ls信号可具有第二逻辑值，且响应于ls信号具有第二逻辑值，可禁用321信号且326可将p2电压提供到p12电压信号(基于反相器322的输出)。

通过在开关电路320中而非在驱动器310(1)-(n)中的每一个中包含330，电压移位驱动电路300可包含更少电路组件，这使电压移位驱动电路300更具空间效率和功率效率。

图4是根据本发明的实施例的电压电平移位器电路400的电路图。图1的开关电路131和/或开关电路141、图2的开关电路220和/或图3的330可实施图4的电压电平移位器电路400。电压电平移位器电路400被配置成接收控制信号并且基于所述控制信号提供电平移位信号ls。电平移位电路400包含一对交叉耦合的晶体管401和402、与晶体管401串联耦合的晶体管以及与晶体管402串联耦合的晶体管404。电平移位电路400另外包含反相器(串联耦合的晶体管405和406)。晶体管401、402和405可包含p型晶体管。晶体管403、404和406可包含n型晶体管。晶体管401和402可受p2电压信号驱动，且晶体管405可受p1功率信号驱动。

晶体管403和反相器(串联耦合的晶体管405和406)各自被配置成接收控制信号。反相器(串联耦合的晶体管405和406)可使控制信号的逻辑值反相以将输出信号提供到晶体管404的栅极。从晶体管402和404之间的节点提供ls信号。

在操作中，响应于控制信号具有高逻辑值，反相器(串联耦合的晶体管405和406)的输出可具有低逻辑值并且可启用晶体管403。响应于启用晶体管403，晶体管401和403之间的节点可被拉到低逻辑值。响应于晶体管401和403之间的节点转变为低逻辑值，可启用晶体管402以将高逻辑值(例如，p2电压信号)提供到晶体管402和404之间的节点。响应于晶体管402和404之间的节点转变为高逻辑值，可禁用晶体管401。从晶体管402和404之间的节点提供具有高逻辑值的ls信号。

响应于控制信号具有低逻辑值，反相器(串联耦合的晶体管405和406)的输出可具有高逻辑值(例如，p1电压信号)并且可禁用晶体管403。响应于反相器(串联耦合的晶体管405和406)具有高逻辑值(例如，p1电压信号)，可启用晶体管404。响应于启用晶体管404，晶体管402和404之间的节点可被拉到低逻辑值。响应于晶体管402和404之间的节点转变为低逻辑值，可启用晶体管401以将高逻辑值(例如，p2电压信号)提供到晶体管401和403之间的节点。响应于晶体管401和403之间的节点转变为高逻辑值，可禁用晶体管402。从晶体管402和404之间的节点提供具有低逻辑值的ls信号。

图5是描绘根据本发明的实施例的驱动电路和开关电路的操作的示范性时序图500。在一些实例中，时序图500可描绘图1的开关电路131和驱动电路132和/或开关电路141和驱动电路142、图2的电压移位驱动电路200和/或图3的电压移位驱动电路300的一部分的操作。输入信号inx信号和输出信号outx可对应于图2和3的输入信号in1-inn中的任一个和输出信号out1-outn中的任一个。反相信号sigx信号可对应于图3的反相信号sig1-sign中的任一个。p1、p2和p12电压信号可对应于用于图2和3的p1、p2和p12信号。

在时序图500中，在时间t1之前，输入信号inx具有等于p1电压信号电平的高逻辑值，反相信号sigx具有低逻辑值(例如，经由受p1电压信号驱动的反相器311(1)-(n)中的一个反相的输入信号inx)，p12电压信号被设置为p2电压信号电平(例如，经由分别为图2和/或3的开关电路220和/或开关电路320)，且输出信号outx具有等于p2电压信号电平的高逻辑值(例如，经由反相器312(1)-(n)中的一个反相的反相信号sigx并且基于具有p2电压信号电平的p12电压信号)。

在时间t1，输入信号in1转变为低逻辑值。响应于输入信号in1转变为低逻辑值，反相信号sigx转变为具有p1电压信号电平的高逻辑值(例如，经由反相器311(1)-(n)中的一个反相的输入信号inx)，p12电压信号转变为p1电压信号电平(例如，经由分别为图2和/或3的开关电路220和/或开关电路320)，且输出信号outx转变为低逻辑值(例如，经由反相器312(1)-(n)中的一个反相的反相信号sigx)。

在时间t1和t2之间，输入信号inx具有低逻辑值，反相信号sigx具有p1电压信号电平的高逻辑值(例如，经由受p1电压信号驱动的反相器311(1)-(n)中的一个反相的输入信号inx)，p12电压信号被设置为p1电压信号电平(例如，经由分别为图2和/或3的开关电路220和/或开关电路320)，且输出信号outx具有低逻辑值(例如，经由反相器312(1)-(n)中的一个反相的反相信号sigx并且基于具有p2电压信号电平的p12电压信号)。

在时间t2，输入信号in1转变为等于p1电压信号电平的高逻辑值。响应于输入信号in1转变为高逻辑值，反相信号sigx转变为低逻辑值(例如，经由反相器311(1)-(n)中的一个反相的输入信号inx)，p12电压信号转变为p2电压信号电平(例如，经由分别为图2和/或3的开关电路220和/或开关电路320)，且输出信号outx转变为等于p2电压信号电平的高逻辑值(例如，经由反相器312(1)-(n)中的一个反相的反相信号sigx并且基于具有p2电压信号电平的p12电压信号)。

图6是描绘根据本发明的实施例的实施输出信号的步进式转变的驱动电路和开关电路的操作的示范性时序图600。在一些实例中，时序图600可描绘图1的开关电路131和驱动电路132和/或开关电路141和驱动电路142、图2的电压移位驱动电路200和/或图3的电压移位驱动电路300的一部分的操作。输入信号inx信号和输出信号outx可对应于图2和3的输入信号in1-inn中的任一个和输出信号out1-outn中的任一个。反相信号sigx信号可对应于图3的反相信号sig1-sign中的任一个。p1、p2和p12电压信号可对应于图2和3的p1、p2和p12信号。

在时序图中，在时间t1之前，输入信号inx具有等于p1电压信号电平的高逻辑值，反相信号sigx具有低逻辑值(例如，经由受p1电压信号驱动的反相器311(1)-(n)中的一个反相的输入信号inx)，p12电压信号被设置为p2电压信号电平(例如，经由分别为图2和/或3的开关电路220和/或开关电路320)，且输出信号outx具有等于p2电压信号电平的高逻辑值(例如，经由反相器312(1)-(n)中的一个反相的反相信号sigx并且基于具有p2电压信号电平的p12电压信号)。

在时间t1，控制信号转变为等于p1电压信号电平的低逻辑值。响应于控制信号转变为低逻辑值，p12电压信号转变为p1电压信号电平(例如，经由分别为图2和/或3的开关电路220和/或开关电路320)。响应于p12电压信号转变为p1电压信号电平，输出信号outx转变为p1电压信号电平(例如，经由反相器312(1)-(n)中的一个反相的反相信号sigx，其中反相器从受p2电压信号电平驱动切换为受p1电压信号电平驱动)。

在时间t2，输入信号in1转变为低逻辑值。响应于输入信号in1转变为低逻辑值，反相信号sigx转变为具有p1电压信号电平的高逻辑值(例如，经由反相器311(1)-(n)中的一个反相的输入信号inx)，且输出信号outx转变为低逻辑值(例如，经由反相器312(1)-(n)中的一个反相的反相信号sigx)。

在时间t2和t3之间，输入信号inx具有低逻辑值，反相信号sigx具有p1电压信号电平的高逻辑值(例如，经由受p1电压信号驱动的反相器311(1)-(n)中的一个反相的输入信号inx)，p12电压信号被设置为p1电压信号电平(例如，经由分别为图2和/或3的开关电路220和/或开关电路320)，且输出信号outx具有低逻辑值(例如，经由反相器312(1)-(n)中的一个反相的反相信号sigx并且基于具有p2电压信号电平的p12电压信号)。

在时间t3，输入信号in1转变为等于p1电压信号电平的高逻辑值。响应于输入信号in1转变为高逻辑值，反相信号sigx转变为低逻辑值(例如，经由反相器311(1)-(n)中的一个反相的输入信号inx)，且输出信号outx转变为等于p1电压信号电平的高逻辑值(例如，经由反相器312(1)-(n)中的一个反相的反相信号sigx并且基于具有p1电压信号电平的p12电压信号)。

在时间t4，控制信号转变为等于p2电压信号电平的高逻辑值。响应于控制信号转变为高逻辑值，p12电压信号转变为p2电压信号电平(例如，经由分别为图2和/或3的开关电路220和/或开关电路320)。响应于p12电压信号转变为p2电压信号电平，输出信号outx转变为p2电压信号电平(例如，经由反相器312(1)-(n)中的一个反相的反相信号sigx，其中反相器从受p1电压信号电平驱动切换为受p1电压信号电平驱动)。

如在图6的时序图600中所示，输出信号使用输出信号outx的步进式转变。当p1电压信号为更高效产生的电压信号时，步进式转变可为合意的。即，在一些情况下，一个内部电压信号可要求电压泵或其它额外电路产生内部电压信号，同时可使用分压器产生另一内部电压信号。因此，在其中比p2电压信号更高效地产生p1电压信号的实例中，在使用p2电压信号使输出信号outx转变为p2电压信号电平之前使用p1电压信号使输出信号outx从参考电压步进到p1电压信号电平可比使用p2电压信号使输出信号outx从参考电压直接转变为p2电压信号电平更具功率效率。

时序图500和600示范性说明各个所描述的实施例的操作。虽然时序图500和600描绘所包含信号的单对转变，但熟习此项技术者应了解，可在不脱离本发明的范围的情况下包含额外转变。此外，在时序图500和600中表示的信号的量值的描述并不意图为按比例的，且代表性时序是时序特性的说明性实例。

虽然详细描述是描述某些优选实施例和实例，但所属领域的技术人员将理解，本发明的范围从具体揭示的实施例扩展到其它替代性实施例和/或所述实施例和其显而易见的修改和等效物的使用。另外，在本发明的范围内的其它修改对于所属领域的技术人员将是显而易见的。还预期可进行实施例的具体特征和方面的各种组合或子组合并仍然落入本发明的范围内。应理解，所揭示的实施例的各种特征和方面能够彼此组合或替代彼此以便形成本发明的变化模式。因此，预期本发明中的至少一些的范围不应受上文所描述的特定所揭示实施例限制。