存储器系统及其操作方法与流程

相关申请的交叉引用

本申请要求于2019年1月28日提交的申请号为10-2019-0010755的韩国申请的优先权，其通过引用整体并入本文。

各个实施例总体涉及一种半导体装置，且更特别地，涉及一种存储器系统及其操作方法。

背景技术：

近年来，计算机环境的范例变为可以随时随地使用计算机系统的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子设备的使用已经迅速增加。通常，便携式电子设备使用采用存储器装置的存储器系统。存储器系统可用于存储便携式电子设备中使用的数据。

使用存储器装置的存储器系统不具有机械驱动单元，展现良好的稳定性和耐久性、快速的信息访问速率和低功耗。这种存储器系统包括通用串行总线(usb)存储器装置、具有各种接口的存储卡、通用闪存(ufs)装置、固态驱动器(ssd)，等等。

技术实现要素：

实施例涉及一种有效地复制存储在存储器系统中的数据的技术。

在本公开的实施例中，一种存储器系统可以包括：存储器装置，被配置为基于错误校正数据校正从第一数据存储区域读取的第一数据从而生成第二数据并且将第二数据存储在第二数据存储区域中；以及控制器，被配置为生成错误校正数据。错误校正数据包括第一数据的错误位的位置信息。

在本公开的实施例中，一种存储器系统的操作方法可以包括：通过存储器装置，从第一数据存储区域读取第一数据；通过存储器装置，临时存储第一数据；通过控制器，当第一数据中包括错误位时，生成包括临时存储的第一数据中包括的错误位的位置信息的错误校正数据；通过存储器装置，通过基于错误校正数据校正临时存储的第一数据来生成第二数据；并且通过存储器装置，将第二数据存储在第二数据存储区域中。

在本公开的实施例中，一种存储系统的操作方法，该存储系统包括用于控制存储装置执行操作的控制器。该操作方法包括：通过控制器，检测从存储装置读取的数据中的错误位；通过控制器，向存储装置提供表示错误位的位置的信息；并且通过存储装置，根据该信息对错误位进行位翻转。

根据本公开的实施例，可以有效地复制存储在存储器系统中的数据。

以下在标题为“具体实施方式”的部分中描述这些和其它特征、方面和实施例。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本公开的以上和其它方面、特征和优点，其中：

图1是示出根据本公开的实施例的存储器系统的配置的示图；

图2是描述根据本公开的实施例的包括在非易失性存储器装置中的数据存储区域的示图；

图3至图8是描述根据本公开的实施例的存储器系统的操作的示图；

图9是示出根据本公开的实施例的包括固态驱动器(ssd)的数据处理系统的示图；

图10是示出根据本公开的实施例的包括存储器系统的数据处理系统的示图；

图11是示出根据本公开的实施例的包括存储器系统的数据处理系统的示图；以及

图12是示出根据本公开的实施例的包括存储器系统的网络系统的示图。

具体实施方式

下面在各个实施例的背景下参照附图来更全面地描述本公开的前述和其它特征和优点。然而，本发明可以以不同的形式来实现并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以使本公开是彻底的、完整的，并且向本领域技术人员充分传达本发明的范围。在整个说明书中，对“实施例”等的参考不一定仅针对一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。

应当理解，当元件或层被称为在另一元件或层“之上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层之上、连接或联接到另一元件或层，或者可以存在一个或更多中间元件或层。应进一步理解，当在本说明书中使用时，术语“包括”和/或“包括有”不排除其它未陈述元件的存在或添加。

在以下描述中，相同的附图标记始终表示相同的元件。此外，省略对公知功能和配置的详细描述，以免模糊本发明的元件和特征。

图1是示出根据实施例的存储器系统的配置的示图。

参照图1，存储器系统10可以存储待由诸如以下的主机20访问的数据：移动电话、mp3播放器、膝上型计算机、台式计算机、游戏机、电视(tv)和/或车载信息娱乐系统。

根据联接到主机20的接口协议，存储器系统10可以被配置为各种类型的存储装置中的任意一种。例如，存储器系统10可以被配置为固态驱动器(ssd)，mmc、emmc、rs-mmc和微型mmc形式的多媒体卡，sd、迷你sd和微型sd形式的安全数字卡，通用串行总线(usb)存储装置，通用闪存(ufs)装置，个人计算机存储卡国际协会(pcmcia)卡型存储装置，外围组件互连(pci)卡型存储装置，高速pci(pci-e)卡型存储装置，紧凑型闪存(cf)卡，智能媒体卡和/或记忆棒。

存储器系统10可以被制造为各种类型的封装中的任意一种。例如，存储器系统10可以被制造为堆叠封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和/或晶圆级堆叠封装(wsp)。

存储器系统10可包括非易失性存储器装置100和控制器200。

非易失性存储器装置100可以用作存储器系统10的存储介质。根据存储器单元，非易失性存储器装置100可以包括诸如以下的各种类型的非易失性存储器装置中的任意一种：nand闪速存储器装置、nor闪速存储器装置、使用铁电电容器的铁电随机存取存储器(fram)、使用隧道磁阻(tmr)层的磁性随机存取存储器(mram)、使用硫属化物合金的相变随机存取存储器(pram)以及使用过渡金属化合物的电阻式随机存取存储器(reram)。

尽管在图1中示出存储器系统10包括一个非易失性存储器装置100，但是这样的图示是为了清楚起见；存储器系统10可以包括多个非易失性存储器装置并且本发明的特征和方面可以同样地应用于包括多个非易失性存储器装置的存储器系统10。

非易失性存储器装置100可以包括存储器单元阵列(参见图3的310)，存储器单元阵列包括布置在字线和位线的交叉处的多个存储器单元。存储器单元阵列可以包括多个存储块，并且每个存储块可以包括多个数据页面。

例如，存储器单元阵列中的每个存储器单元可以是其中存储一位数据的单层单元(slc)或其中存储两位或更多位数据的多层单元(mlc)。因此，mlc可以被配置为存储2位数据、3位数据、4位数据或更多位数据。有时，其中存储2位数据的存储器单元可以被称为mlc，其中存储3位数据的存储器单元可以被称为三层单元(tlc)，并且存储4位数据的存储器单元可以称为四层单元(qlc)。然而，为简明起见，术语mlc可用于表示存储2位或更多位数据的任何存储器单元。

在实施例中，多个数据页面可以构成一个数据页面组。当数据页面组由多个存储器单元构成并且每个存储器单元存储n位数据时，数据页面组可以包括n个数据页面。例如，当构成数据页面组的每个存储器单元由存储2位数据的mlc配置时，数据页面组可以包括最低有效位(lsb)数据页面和最高有效位(msb)数据页面。当构成数据页面组的每个存储器单元由存储3位数据的tlc构成时，数据页面组可以包括最低有效位(lsb)数据页面、中间有效位(csb)数据页面和最高有效位(msb)数据页面。

存储器单元阵列可以包括slc和mlc的一个或多个存储器单元。存储器单元阵列可以包括布置成二维(2d)水平结构的存储器单元或布置成3d垂直结构的存储器单元。

控制器200可以通过驱动加载到存储器230中的固件或软件来控制存储器系统10的全部操作。控制器200可以解码并驱动诸如固件或软件的代码类型的指令或算法。控制器200可以利用硬件或硬件和软件的组合来实现。

控制器200可以包括主机接口210、处理器220、存储器230、存储器接口240和错误校正码(ecc)引擎250。

主机接口210可以根据主机20的协议执行主机20和存储器系统10之间的接口连接。例如，主机接口210可以通过sd协议、usb协议、mmc协议、emmc协议、pcmcia协议、并行高级技术附件(pata)协议、串行高级技术附件(sata)协议、小型计算机系统接口(scsi)协议、串列scsi(sas)协议、pci协议、pci-e协议和ufs协议中的任意一种与主机20通信。主机接口210可以执行支持主机20将ssd识别为例如硬盘驱动器(hdd)的通用存储器系统的磁盘仿真功能。

处理器220可以由微控制单元(mcu)和/或中央处理单元(cpu)配置。处理器220可以处理从主机20传送的请求。为了处理从主机20传送的请求，处理器220可以驱动加载到存储器230中的代码类型指令或算法(例如，固件)并控制诸如主机接口210、存储器230、存储器接口240以及ecc引擎250的内部功能块和非易失性存储器装置100。

处理器220可以基于从主机20传送的请求生成用于控制非易失性存储器装置100的操作的控制信号，并且通过存储器接口240将所生成的控制信号提供给非易失性存储器装置100。处理器220可以分析和处理从主机20输入的信号。处理器220可以根据用于驱动存储器系统10的固件或软件来控制控制器200的内部功能块的操作。

存储器230可以由随机存取存储器(ram)配置，并且可以布置在控制器200的内部或外部。存储器230可以存储通过处理器220驱动的固件。存储器230还可以存储用于驱动固件的数据(例如，元数据)。例如，存储器230可以作为处理器220的工作存储器来操作。存储器230可以被配置为包括数据缓冲器，该数据缓冲器被配置为临时存储待从主机20传送到非易失性存储器装置100的写入数据或者待从非易失性存储器装置100传送到主机20的读取数据。例如，存储器230可以作为处理器220的缓冲存储器来操作。

存储器接口240可以根据处理器220的控制来控制非易失性存储器装置100。存储器接口240可以指存储器控制器。存储器接口240可以向非易失性存储器装置100提供控制信号。控制信号可以包括用于控制非易失性存储器装置100的命令、地址、操作控制信号等。存储器接口240可以将存储在数据缓冲器中的数据提供给非易失性存储器装置100，或者将从非易失性存储器装置100传送的数据存储在数据缓冲器中。

ecc引擎250可以通过对从主机20提供的写入数据进行ecc编码来生成奇偶校验数据。非易失性存储器装置100可以存储添加奇偶校验的写入数据。ecc引擎250可以通过使用奇偶校验对从非易失性存储器装置100读取的读取数据进行ecc解码来生成移除奇偶校验的读取数据。

图2是解释根据实施例的包括在非易失性存储器装置中的数据存储区域的示图。

参照图2，非易失性存储器装置100可以包括共享联接到控制器200的通道ch的多个管芯(die_0和die_1)210a和210b。管芯210a和210b中的每一个可以包括多个平面212a和212b(plane_0和plane_1)，多个平面212a和212b共享联接到通道ch的通路211，并且平面212a和212b中的每一个可以包括多个数据页面page_0、page_1、page_2……。这里，数据页面可以指用于写入或读取数据的最小单位的存储区域。进一步，对其共同执行擦除操作的多个数据页面单位可以指块，并且整体管理的多个块可以指超级块。因此，非易失性存储器装置100中的数据存储区域可以指管芯、平面、超级块、块或数据页面。然而，作为示例，除非以下另有说明，否则数据存储区域可以指数据页面。

图3是描述根据实施例的数据复制概念的示图。

参照图3，存储器系统10可以将存储在第一数据存储区域(datastorage1)中的数据复制到第二数据存储区域(datastorage2)，该第二数据存储区域独立于第一数据存储区域并且与第一数据存储区域不同。

例如，非易失性存储器装置100可以读取存储在第一数据存储区域中的数据，并将所读取的数据(第一数据(data1))临时存储在页面缓冲器320中。非易失性存储器装置100可以通过通道ch将存储在页面缓冲器320中的第一数据传送到控制器200。

控制器200可以将通过通道ch从非易失性存储器装置100接收的第一数据存储在数据缓冲器330中。

控制器200可以使用ecc引擎250的解码器(decoder)生成存储在数据缓冲器330中的第一数据的错误校正数据。控制器200可以将所生成的错误校正数据(offset)传送到非易失性存储器装置100。这里，错误校正数据可以包括错误位的偏移或位置，和/或第一数据中错误位的数量。在最初将数据存储在第一数据存储区域中的进程、保持存储在第一数据存储区域中的数据的进程以及读取存储在第一数据存储区域中的数据的进程中的至少一个进程中可能发生错误位。

控制器200可以通过通道ch仅向非易失性存储器装置100传送第一数据的错误校正数据而不是所有经错误校正的第一数据。非易失性存储器装置100可以通过基于从控制器200接收的错误校正数据校正存储在页面缓冲器320中的第一数据来生成第二数据(data2)。

为此，非易失性存储器装置100可以包括位翻转模块(bfm)321，其被配置为翻转存储在页面缓冲器320中的第一数据的错误位。位翻转模块321可以基于错误校正数据校正存储在页面缓冲器320中的第一数据中包括的错误位。例如，当错误位为“0”时，位翻转模块321可以将错误位“0”翻转为“1”，并且当错误位为“1”时，位翻转模块321可以将错误位“1”反转为“0”。非易失性存储器装置可以将所生成的第二数据存储在第二数据存储区域中。

在实施例中，控制器200可以将所生成的第一数据的错误校正数据存储在数据缓冲器330中。

在实施例中，控制器200可以通过对第一数据执行错误校正操作来生成第一数据的原始数据(originaldata)。控制器200可以将所生成的第一数据的原始数据存储在数据缓冲器330中。

在实施例中，控制器200可以通过基于奇偶校验矩阵对第一数据执行校正子操作来生成包括错误位的偏移或位置和/或第一数据中错误位的数量的错误校正数据。控制器200可以通过校验子操作检测第一数据内的错误位及其偏移或位置。

在实施例中，位翻转模块321可以布置在页面缓冲器320的外部或存储器系统10的外部。

根据现有技术，为了使存储器系统10执行数据复制操作，非易失性存储器装置100可以读取第一数据并将第一数据传送到控制器200，控制器200可以通过校正第一数据来生成第二数据并将第二数据传送到非易失性存储器装置100。在这种情况下，由于在控制器200和非易失性存储器装置100之间交换大量的第二数据，可能发生时间延迟。

然而，根据实施例的存储器系统10可以仅向非易失性存储器装置100传送用于校正存储在页面缓冲器320中的第一数据的错误位的错误校正数据而不是第二数据。因此，可以减少从控制器200传送到非易失性存储器装置100的数据量和数据复制所需的时间。

图4是描述根据实施例的存储器系统的操作方法的流程图。

参照图4，在操作s410中，控制器200可以检测数据复制事件并在检测到数据复制事件时开始用于将存储在第一数据存储区域中的数据复制到第二数据存储区域的操作。

在实施例中，数据复制事件可以指存储在非易失性存储器装置100中的一个数据存储区域中的数据需要存储在非易失性存储器装置100中的另一数据存储区域中的情况，诸如垃圾收集操作、读取回收操作，等等。

在操作s420中，当检测到数据复制事件时，非易失性存储器装置100可以读取存储在第一数据存储区域(datastorage1)中的第一数据(data1)并将所读取的第一数据临时存储在页面缓冲器320中。非易失性存储器装置100可以通过通道将存储在页面缓冲器320中的第一数据传送到控制器200。

在操作s430中，控制器200可以使用存储器接口240并通过通道从非易失性存储器装置100接收第一数据。控制器200可以将所接收的第一数据存储在数据缓冲器330中。控制器200可以使用ecc引擎250生成存储在数据缓冲器330中的第一数据的错误校正数据。控制器200可以使用存储器接口240通过通道ch将错误校正数据传送到非易失性存储器装置100。

在实施例中，控制器200可以将所生成的错误校正数据存储在数据缓冲器330中。

在实施例中，ecc引擎250可以通过基于奇偶校验矩阵对第一数据执行包括校验子操作的ecc解码操作来生成错误校正数据。这是因为执行校验子操作的结果包括表示第一数据中错误的位置和/或错误的数量的信息。

在操作s440中，非易失性存储器装置100可以从控制器200接收错误校正数据，并且基于所接收的错误校正数据确定存储在页面缓冲器320中的第一数据中是否包括错误位。

在操作s450中，当存储在页面缓冲器320中的第一数据中包括错误位时，非易失性存储器装置100可以通过基于包括在错误校正数据中的错误位的位置信息校正第一数据内的错误位来生成第二数据(data2)。

在实施例中，非易失性存储器装置100可以使用位翻转模块321生成第二数据，该位翻转模块321被配置为选择性地反转或翻转第一数据中的错误位。

在操作s460中，当存储在页面缓冲器320中的第一数据中包括错误位时，非易失性存储器装置100可以执行写入操作，将第二数据存储在第二数据存储区域(datastorage2)中，第二数据是经错误校正的第一数据。

当存储在页面缓冲器320中的第一数据中不包括错误位时，非易失性存储器装置100可以不执行用于生成第二数据的错误校正操作，并且可以执行将第一数据存储在第二数据存储区域中的写入操作。

图5是描述根据实施例的存储器系统的操作方法的序列图。

参照图5，在操作s510中，非易失性存储器装置100可以读取存储在存储器单元阵列310的第一数据存储区域(datastorage1)中的第一数据(data1)。

在操作s520中，非易失性存储器装置100可以将从第一数据存储区域读取的第一数据临时存储在页面缓冲器320中。

在操作s530中，非易失性存储器装置100可以通过通道ch将存储在页面缓冲器320中的第一数据传送到控制器200。控制器200可以将通过通道ch接收的第一数据存储在数据缓冲器330中。

在操作s540中，控制器200可以通过ecc引擎250基于奇偶校验矩阵对存储在数据缓冲器330中的第一数据执行校验子操作来生成错误校正数据。此外，控制器200可以通过对第一数据执行错误校正操作来生成第一数据的原始数据(originaldata)。

在操作s550中，控制器200可以将错误校正数据传送到位翻转模块321。

在实施例中，控制器200可以将错误校正数据存储在数据缓冲器330中，并将存储在数据缓冲器330中的错误校正数据传送到非易失性存储器装置100的位翻转模块321。

在操作s560中，位翻转模块321可以通过基于错误校正数据校正存储在页面缓冲器320中的第一数据的错误位来生成第二数据(data2)。例如，位翻转模块321可以恢复第一数据的原始数据。也就是说，第二数据是经错误校正的第一数据或原始数据。

在实施例中，位翻转模块321可以通过选择性地反转错误位来校正第一数据中的错误。

在实施例中，当在第一数据中不包括错误位时，位翻转模块321可以不生成第二数据。

在操作s570中，页面缓冲器320可以将第二数据存储在第二数据存储区域(datastorage2)中。

在实施例中，当在第一数据中不包括错误位时，页面缓冲器320可以将第一数据存储在第二数据存储区域中。

图6是示出根据实施例的错误校正数据的示图。

参照图6，第一数据可以指在将数据存储在第一数据存储区域的进程中、在该进程之后或者在读取存储在第一数据存储区域中的数据的进程中发生错误的数据。第二数据可以指经错误校正的第一数据。因此，在图6的示例中，用于校正第一数据中包括的错误位的错误校正数据(offset)指表示构成第一数据的12位之中的第9位和第12位的偏移或位置信息。基于错误校正数据，存储器系统10可以通过执行反转构成存储在页面缓冲器320中的第一数据的12位之中的第9位和第12位的错误校正操作来生成第二数据，并将所生成的第二数据存储在第二数据存储区域中。

图7是示出图3中所示的非易失性存储器装置的另一示例的示图。

参照图7，位翻转模块(bfm)321可以设置在页面缓冲器320的外部。位翻转模块321可以接收作为错误校正数据(offset)的偏移信息，并且通过基于所接收的错误校正数据校正存储在页面缓冲器320中的第一数据(data1)来生成第二数据(data2)。

图8是示出图3中所示的非易失性存储器装置的另一示例的示图。

参照图8，位翻转模块(bfm)321可以设置在页面缓冲器320和存储器单元阵列310之间。位翻转模块321可以接收作为错误校正数据(offset)的偏移信息。位翻转模块321可以从页面缓冲器320接收第一数据(data1)。位翻转模块321可以通过基于错误校正数据校正第一数据来生成第二数据(data2)。页面缓冲器320可以将所生成的第二数据存储在存储器单元阵列310中。

图9是示出根据实施例的包括固态驱动器(ssd)的数据处理系统的框图。参照图9，数据处理系统2000可以包括主机2100和固态驱动器(ssd)2200。

ssd2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250以及电源连接器2260。

控制器2210可以控制ssd2200的全部操作。

缓冲存储器装置2220可以临时存储待被存储在非易失性存储器装置2231至223n中的数据。进一步，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231至223n读出的数据。被临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传送到主机2100或非易失性存储器装置2231至223n。

非易失性存储器装置2231至223n可用作ssd2200的存储介质。非易失性存储器装置2231至223n可以通过多个通道ch1至chn分别与控制器2210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到一个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。

电源2240可以将通过电源连接器2260输入的电力pwr提供到ssd2200的内部。电源2240可包括辅助电源2241。辅助电源2241可以在发生突然断电(spo)时供应电力以使ssd2200被正常地终止。辅助电源2241可以包括能够电力pwr充电的大容量电容器。

控制器2210可以通过信号连接器2250与主机2100交换信号sgl。信号sgl可以包括命令、地址、数据等。根据主机2100和ssd2200之间的接口方案，信号连接器2250可以被配置为各种类型的连接器中的任意一种。

图10是示出根据实施例的包括存储器系统的数据处理系统的示图。参照图10，数据处理系统3000可以包括主机3100和存储器系统3200。

主机3100可以以诸如印刷电路板的板形式配置。尽管未在图10中示出，但是主机3100可以包括用于执行主机的功能的内部功能块。

主机3100可以包括连接端子3110，诸如插座、插槽或连接器。存储器系统3200可以安装在连接端子3110上。

存储器系统3200可以以诸如印刷电路板的板形式来配置。存储器系统3200可以被称为存储器模块或存储卡。存储器系统3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(pmic)3240和连接端子3250。

控制器3210可控制存储器系统3200的全部操作。控制器3210可以与图9所示的控制器2210相同的方式来配置

缓冲存储器装置3220可以临时存储待被存储在非易失性存储器装置3231和3232中的数据。进一步，缓冲存储器装置3220可以临时存储从非易失性存储器装置3231和3232读出的数据。临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传送到主机3100或非易失性存储器装置3231和3232。

非易失性存储器装置3231和3232可以用作存储器系统3200的存储介质。

pmic3240可以将通过连接端子3250输入的电力提供到存储器系统3200的内部。pmic3240可以根据控制器3210的控制来管理存储器系统3200的电力。

连接端子3250可以联接到主机3100的连接端子3110。通过连接端子3250，可以在主机3100和存储器系统3200之间传送诸如命令、地址、数据等信号以及电力。根据主机3100和存储器系统3200之间的接口方案，连接端子3250可以被配置为各种类型中的任意一种。连接端子3250可以设置在存储器系统3200的任意一侧。

图11是示出根据实施例的包括存储器系统的数据处理系统的框图。参照图11，数据处理系统4000可以包括主机4100和存储器系统4200。

主机4100可以以诸如印刷电路板的板形式配置。尽管未在图11中示出，但是主机4100可以包括用于执行主机的功能的内部功能块。

存储器系统4200可以以表面安装型封装的形式配置。存储器系统4200可以通过焊球4250安装在主机4100上。存储器系统4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。

控制器4210可以控制存储器系统4200的全部操作。控制器4210可以与图9所示的控制器2210相同的方式来配置。

缓冲存储器装置4220可以临时存储待被存储在非易失性存储器装置4230中的数据。进一步，缓冲存储器装置4220可以临时存储从非易失性存储器装置4230读出的数据。临时存储在缓冲存储器装置4220中的数据可以根据控制器4210的控制被传送到主机4100或非易失性存储器装置4230。

非易失性存储器装置4230可以用作存储器系统4200的存储介质。

图12是根据实施例的包括存储器系统的网络系统5000的示图。参照图12，网络系统5000可以包括通过网络5500彼此联接的服务器系统5300和多个客户端系统5410至5430。

服务器系统5300可以响应于来自多个客户端系统5410至5430的请求服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可以向多个客户端系统5410至5430提供数据。

服务器系统5300可以包括主机5100和存储器系统5200。存储器系统5200可配置为图1所示的存储器系统10、图9所示的ssd2200、图10所示的存储器系统3200或图11所示的存储器系统4200。

本发明的上述实施例旨在说明而不是限制本发明。各种替代方案和等同方案是可能的。本发明不受本文描述的实施方案的限制。本发明也不限于任何特定类型的半导体装置。本发明包含本公开的其它添加、减少或修改，只要其落入所附权利要求的范围内。