使用多数决策机制的自定时训练的制作方法

使用多数决策机制的自定时训练
1.优先权要求
2.本技术案要求2021年7月26日申请的第17/385,340号美国专利申请案“使用多数决策机制的自定时训练(self timing training using majority decision mechanism)”的申请日的权益，其公开内容特此以全文引用的方式并入本文中。
技术领域
3.本公开的实施例涉及改善存储器装置中的定时。更具体来说，各种实施例涉及用于数据信号取样的定时对准。确切地说，各种实施例涉及选择数据样本、选择时钟信号和/或调整时钟信号的定时以与数据信号对准。另外，实施例包含相关方法、装置和系统。


背景技术：

4.存储器装置通常被提供为计算机或其它电子系统中的内部、半导体、集成电路。存在许多不同类型的存储器，包含例如随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)、电阻式随机存取存储器(rram)、双数据速率存储器(ddr)、低功率双数据速率存储器(lpddr)、相变存储器(pcm)和快闪存储器。
5.存储器装置可尤其经配置以根据时钟信号对数据信号(包含例如命令信号、地址信号和/或数据输入信号)进行取样。另外或替代地，存储器装置可经配置以根据时钟信号提供数据信号(例如，数据输出信号)。时钟信号与数据信号之间的时间对准对于准确地对数据信号进行取样(和/或提供数据信号)可能是重要的。


技术实现要素：

6.各种实施例可包含一种方法。所述方法可包含根据时钟信号对数据信号进行取样以获得数据样本。所述方法还可包含根据经提前时钟信号对所述数据信号进行取样以获得经提前数据样本。所述方法还可包含：根据经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本；将所述数据样本与所述经提前数据样本和所述经延迟数据样本进行比较。所述方法还可包含基于所述比较而执行动作。
7.各种实施例可包含用于减小存储器装置中的定时误差的方法。所述方法可包含获得时钟信号且获得数据信号。所述方法还可包含基于所述数据信号在所述存储器装置处执行操作。所述方法还可包含在操作进行时，在不中断所述操作的情况下，进行以下中的一或多者：输出经验证数据样本，以及调整所述时钟信号以与所述数据信号更紧密地对准。
8.各种实施例可包含一种微电子装置。所述微电子装置可包含延迟模块，所述延迟模块经配置以基于传入时钟信号提供经提前时钟信号、时钟信号和经延迟时钟信号。所述微电子装置还可包含以通信方式连接到所述延迟模块的两个或更多个取样器。所述两个或更多个取样器可经配置以：根据所述时钟信号对数据信号进行取样以获得数据样本；根据所述经提前时钟信号对所述数据信号进行取样以获得经提前数据样本；以及根据所述经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本。所述微电子装置还可包含以
通信方式连接到所述一或多个取样器的多数决策模块。所述多数决策模块可经配置以比较所述数据样本与所述经提前数据样本和所述经延迟数据样本中的每一者。
9.各种实施例可包含一种系统。所述系统可包含至少一个输入装置、至少一个输出装置、以可操作方式耦合到所述输入装置和所述输出装置的至少一个处理器装置以及以可操作方式耦合到所述至少一个处理器装置的至少一个存储器装置。所述至少一个存储器装置可包含延迟模块，所述延迟模块经配置以基于传入时钟信号提供经提前时钟信号、时钟信号和经延迟时钟信号。所述至少一个存储器装置还可包含以通信方式连接到所述延迟模块的两个或更多个取样器。所述两个或更多个取样器可经配置以：根据所述时钟信号对数据信号进行取样以获得数据样本；根据所述经提前时钟信号对所述数据信号进行取样以获得经提前数据样本；以及根据所述经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本。所述至少一个存储器装置还可包含以通信方式连接到所述一或多个取样器的多数决策模块。所述多数决策模块可经配置以比较所述数据样本与所述经提前数据样本和所述经延迟数据样本中的每一者。
附图说明
10.虽然本公开利用确切地指出且清楚地主张特定实施例的权利要求进行总结，但本公开范围内的实施例的各种特征及优势可在结合附图阅读时从以下描述更轻松地确定，在附图中：
11.图1是根据本公开的至少一个实施例的说明实例存储器装置的功能框图。
12.图2a、图2b和图2c中的每一者为根据本公开的至少一个实施例的说明实例数据信号与实例取样时间之间的关系的图。
13.图3是根据本公开的至少一个实施例的说明实例定时电路的功能框图。
14.图4是根据本公开的至少一个实施例的说明另一实例定时电路的功能框图。
15.图5是根据本公开的至少一个实施例的说明另一实例定时电路的功能框图。
16.图6是根据本公开的至少一个实施例的说明又一定时电路的功能框图。
17.图7是说明根据本公开的至少一个实施例的实例方法的流程图。
18.图8是说明根据本公开的至少一个实施例的另一实例方法的流程图。
19.图9是根据本公开的至少一个实施例的说明实例存储器系统的简化框图。
20.图10是根据本公开的至少一个实施例的说明实例电子系统的简化框图。
具体实施方式
21.数据信号可包含转变时间，在所述转变时间期间，数据信号在值(例如，逻辑高值与逻辑低值)之间转变。转变时间可以重复的间隔出现。可根据时钟信号对数据信号进行取样。确切地说，在由时钟信号指示的取样时间，可从数据信号取得数据样本。
22.可能重要的是将时钟信号与数据信号对准，使得取样时间不与转变时间重叠。在转变时间期间取得数据样本可能得到不确定或不正确的数据样本(即，不匹配既定在给定时间读取的数据信号的值的数据样本)。因此，时钟信号与数据信号的定时之间的准确对准可提供数据信号的准确取样。
23.数据信号和/或时钟信号的定时可能随时间推移而漂移(例如，数据信号和/或时
钟信号可能随时间推移而前移或延迟)。此类漂移可为温度变化、电压变化和/或噪声的结果。数据信号和/或时钟信号的漂移可导致数据信号与时钟信号的未对准。数据信号与时钟信号的未对准可导致对不正确数据样本进行取样。
24.各种实施例可通过例如提供多个数据样本且选择正确数据样本、提供多个时钟信号且选择提供正确数据样本的时钟信号和/或调整时钟信号和/或数据信号的定时来增大数据取样的准确性。
25.可在数据取样期间和/或在不中断数据取样的情况下使用一或多个实施例。举例来说，存储器装置可使用一或多个实施例，而存储器操作(例如，在存储器装置处读取和/或写入值)在存储器装置处进行且不中断进行中的存储器操作。考虑到在进行中的存储器操作期间可能发生漂移，此可能尤其有用。
26.在一些实施例中，获得三个数据样本，例如经提前数据样本、数据样本和经延迟数据样本。比较数据样本。选择具有与多数数据样本相同的值的数据样本和/或作为经验证数据样本输出。
27.在一些实施例中，获得三个时钟信号，例如，经提前时钟信号、时钟信号和经延迟时钟信号。根据三个时钟信号中的每一者取得数据样本，例如根据经提前时钟信号获得经提前数据样本，根据时钟信号获得数据样本，且根据经延迟时钟信号获得经延迟数据样本。比较数据样本。基于所述比较选择时钟信号以用于未来取样。举例来说，如果经提前数据样本与数据样本相同且经延迟数据样本不同，那么可选择经提前时钟信号或时钟信号中的任一者以用于未来数据取样。作为另一实例，如果数据样本与经延迟数据样本相同且经提前数据样本不同，那么可选择时钟信号或经延迟时钟信号中的任一者以用于未来数据取样。
28.在一些实施例中，获得三个时钟信号，例如，经提前时钟信号、时钟信号和经延迟时钟信号。根据三个时钟信号中的每一者取得数据样本，例如根据经提前时钟信号获得经提前数据样本，根据时钟信号获得数据样本，且根据经延迟时钟信号获得经延迟数据样本。比较数据样本。基于所述比较调整所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者。举例来说，如果经提前数据样本与数据样本相同且经延迟数据样本不同，那么可提前经提前时钟信号、时钟信号和经延迟时钟中的一或多者以用于未来数据取样。作为另一实例，如果数据样本与经延迟数据样本相同且经提前数据样本不同，那么可延迟经提前时钟信号、时钟信号或经延迟时钟中的一或多者以用于未来数据取样。
29.尽管本文中参考存储器装置描述各种实施例，但本公开不限于此，且所述实施例可通常适用于可或可不包含存储器装置的微电子装置和/或半导体装置。现将参考附图解释本公开的实施例。
30.图1是根据本公开的至少一个实施例的说明实例存储器装置100的功能框图。存储器装置100可包含例如dram(动态随机存取存储器)、sram(静态随机存取存储器)、sdram(同步动态随机存取存储器)、ddr sdram(双数据速率sdram，例如ddr4sdram等)、sgram(同步图形随机存取存储器)或三维(3d)dram。可集成在半导体芯片上的存储器装置100可包含存储器阵列102。
31.在图1的实施例中，存储器阵列102展示为包含八个存储器存储体bank0-7。更多或更少存储体可包含在其它实施例的存储器阵列102中。每一存储器存储体包含数个存取线(字线wl)、数个数据线(位线bl和/bl)，以及布置在数个字线wl与数个位线bl和/bl的相交
点处的数个存储器单元mc。字线wl的选择可由行解码器104进行，且位线bl和/bl的选择可由列解码器106进行。在图1的实施例中，行解码器104可包含用于每一存储器存储体bank0-7的相应行解码器，且列解码器106可包含用于每一存储器存储体bank0-7的相应列解码器。
32.位线bl和/bl耦合到相应感测放大器samp。来自位线bl或/bl的读取数据可被感测放大器samp放大，且经由互补本地数据线(liot/b)、传送门(tg)和互补主数据线(miot/b)传送到读取/写入放大器160。相反，从读取/写入放大器160输出的写入数据可经由互补主数据线miot/b、传送门tg和互补本地数据线liot/b传送到感测放大器samp，且写入在耦合到位线bl或/bl的存储器单元mc中。
33.存储器装置100可通常经配置以经由各个端子接收各个输入(例如，来自外部控制器或主机)，所述端子例如地址端子110、命令端子112、时钟端子114、数据端子116和数据掩码端子118。存储器装置100可包含额外端子，例如电源端子120和电源端子122。
34.在预期的操作期间，经由命令端子112接收到的一或多个命令信号com可经由命令输入电路152输送到命令解码器150。命令解码器150可包含经配置以经由对一或多个命令信号com进行解码而产生各种内部命令的电路。内部命令的实例包含活动命令act和读取/写入信号r/w。
35.此外，经由地址端子110接收到的一或多个地址信号add可经由地址输入电路132输送到地址解码器130。地址解码器130可经配置以向行解码器104供应行地址xadd并向列解码器106供应列地址yadd。尽管命令输入电路152和地址输入电路132示出为单独的电路，但是在一些实施例中，地址信号和命令信号可经由共同电路接收。
36.活动命令act可包含响应于指示行存取的命令信号com(例如，活动命令)而激活的脉冲信号。响应于活动信号act，可激活指定存储体地址的行解码器104。因此，可选择且激活由行地址xadd指定的字线wl。
37.读取/写入信号r/w可包含响应于指示列存取的命令信号com(例如，读取命令或写入命令)而激活的脉冲信号。响应于读取/写入信号r/w，可激活列解码器106，且可选择由列地址yadd指定的位线bl。
38.响应于活动命令act、读取信号、行地址xadd和列地址yadd，可从由行地址xadd和列地址yadd指定的存储器单元mc读取数据。可经由感测放大器samp、传送门tg、读取/写入放大器160、输入/输出电路162和数据端子116输出读取数据。另外，响应于活动命令act、写入信号、行地址xadd和列地址yadd，可经由数据端子116、输入/输出电路162、读取/写入放大器160、传送门tg和感测放大器samp将写入数据供应到存储器阵列102。写入数据可写入到由行地址xadd和列地址yadd指定的存储器单元mc。
39.可经由时钟端子114接收时钟信号ck和/ck。时钟输入电路170可基于时钟信号ck和/ck产生内部时钟信号iclk。内部时钟信号iclk可输送到存储器装置100的各种组件，例如命令解码器150、地址解码器130和内部时钟产生器172。内部时钟产生器172可产生内部时钟信号lclk，其可输送到输入/输出电路162(例如，用于控制输入/输出电路162的操作定时)。另外，数据掩码端子118可接收一或多个数据掩码信号dm。在激活数据掩码信号dm时，可禁止对应数据的覆写。
40.存储器装置100可进一步包含一或多个定时电路，例如地址定时电路176、命令定时电路178和/或io定时电路180。定时电路可经配置以校正数据样本和/或调整定时信号以
提供正确的数据样本。举例来说，命令解码器150可经配置以根据iclk对一或多个命令信号com进行取样以识别命令(例如，act和/或r/w)。命令定时电路178可经配置以校正所识别命令和/或调整iclk(至少在命令定时电路178内部)，使得所识别命令为正确的。作为另一实例，地址解码器130可经配置以根据iclk对来自地址输入电路132的一或多个地址信号进行取样以识别地址(例如，xadd和yadd)。地址定时电路176可经配置以校正所识别地址和/或调整iclk(至少在地址定时电路176内部)，使得所识别地址为正确的。作为另一实例，io定时电路180可经配置以根据lclk对输入进行取样和/或提供输出。io定时电路180可经配置以校正所识别的输入和/或调整lclk(至少在io定时电路180内部)，使得所识别的输入为正确的。另外或替代地，io定时电路180可经配置以校正输出和/或调整lclk(至少在io定时电路180内部)，使得输出为正确的和/或输出与时钟信号对准，且可由接收器正确地解译。
41.图2a、图2b和图2c中的每一者为根据本公开的至少一个实施例的说明实例数据信号与实例取样时间之间的关系的图。确切地说，图2a、图2b和图2c中的每一者说明数据信号208与经提前取样时间(统称为经提前取样时间202或个别地称为图2a中的经提前取样时间202a、图2b中的经提前取样时间202b和图2c中的经提前取样时间202c)、取样时间(统称为取样时间204或个别地称为图2a中的取样时间204a、图2b中的取样时间204b和图2c中的取样时间204c)和经延迟取样时间(统称为经延迟取样时间206或个别地称为图2a中的经延迟取样时间206a、图2b中的经延迟取样时间206b和图2c中的经延迟取样时间206c)之间的关系。
42.取样时间中的每一者可根据相应时钟信号，例如，取样时间中的每一者可响应于相应时钟信号的时钟边沿而出现。举例来说，经提前取样时间202可响应于经提前时钟信号的时钟边沿而出现。作为另一实例，取样时间204可响应于时钟信号的时钟边沿而出现。作为另一实例，经延迟取样时间206可响应于经延迟时钟信号的时钟边沿而出现。
43.数据信号208展现数据眼210，其为数据信号208的定时的表示，例如数据信号208的一或多个数据线上的转变时间之间的定时。数据信号208可为命令信号(例如，图1的com)、地址信号(例如，图1的add)或输入信号(例如，在图1的dq处)。
44.取样可在传送电荷的持续时间期间发生，例如设置并保持时间。设置并保持时间与转变时间之间的重叠可能得到不正确的样本。可通过在数据眼210的中心和/或较接近于数据眼210的中心而非较接近于转变时间中的一者期间进行取样来改善数据取样。
45.图2a说明相对于数据眼210的实例取样时间(经提前取样时间202a、取样时间204a及经延迟取样时间206a)。经提前取样时间202a可根据经提前时钟信号，取样时间204a可根据时钟信号，且经延迟取样时间206a可根据经延迟时钟信号。在图2a中所说明的实例定时中，根据经提前取样时间202a、取样时间204a或经延迟取样时间206a中的任一者的取样可提供具有相同值的数据样本。举例来说，经提前数据样本212a、数据样本214a和经延迟数据样本216a(其为分别根据经提前取样时间202a、取样时间204a和经延迟取样时间206a取得的数据样本)可具有相同值。
46.然而，经提前数据样本、数据样本和经延迟数据样本可能并不始终具有相同值。举例来说，在许多情况下，时钟信号和/或数据信号的定时已经漂移，例如，由于温度变化、电压变化和/或噪声。此类漂移可导致数据信号与时钟信号之间的未对准，这可能导致不正确的数据取样。
47.举例来说，图2b说明相对于数据眼210的实例取样时间(经提前取样时间202b、取样时间204b及经延迟取样时间206b)。经提前取样时间202b可根据经提前时钟信号，取样时间204b可根据时钟信号，且经延迟取样时间206b可根据经延迟时钟信号。在图2b中所说明的实例定时中，数据信号208与时钟信号(即，经提前取样时间202b、取样时间204b和经延迟取样时间206b所基于的时钟信号)之间存在未对准。此类未对准可能为时钟信号被提前和/或数据信号被延迟的结果。根据取样时间204b或经延迟取样时间206b的取样可产生正确样本，例如，数据样本214b和经延迟数据样本216b可为正确的。相比之下，根据经提前取样时间202b的取样可能产生不正确结果，例如，经提前数据样本212b可能不正确。
48.作为另一实例，图2c说明相对于数据眼210的实例取样时间(经提前取样时间202c、取样时间204c及经延迟取样时间206c)。经提前取样时间202c可根据经提前时钟信号，取样时间204c可根据时钟信号，且经延迟取样时间206c可根据经延迟时钟信号。在图2c中所说明的实例定时中，数据信号208与时钟信号(即，经提前取样时间202c、取样时间204c和经延迟取样时间206c所基于的时钟信号)之间存在未对准。此类未对准可为时钟信号被延迟和/或数据信号被提前的结果。根据经提前取样时间202c或取样时间204c的取样可得出正确的样本，例如，经提前数据样本212c和数据样本214c可为正确的。相比之下，根据经延迟取样时间206c的取样可能产生不正确结果，例如，经延迟数据样本216c可能不正确。
49.在一些实施例中，可获得三个时钟信号(例如，经提前时钟信号、时钟信号和经延迟时钟信号)。可根据时钟信号中的每一者对数据信号进行取样(例如，以产生经提前数据样本、数据样本及经延迟数据样本)。可比较数据样本。可验证和/或输出匹配多数数据样本的数据样本。另外或替代地，可选择时钟信号中的一者以用于未来数据取样。另外或替代地，可调整时钟信号和/或数据信号，使得未来数据样本为正确的和/或使得较接近于数据眼的中心对未来数据样本进行取样。
50.举例来说，在图2a中所说明的实例定时中，可根据经提前时钟信号(例如，在经提前取样时间202a)、时钟信号(例如，在取样时间204a)和经延迟时钟信号(例如，在经延迟取样时间206a)中的每一者对数据信号208进行取样。可比较所得数据样本、经提前数据样本212a、数据样本214a和经延迟数据样本216a。因为数据信号在经提前取样时间202a、取样时间204a和经延迟取样时间206a处具有相同值，所以经提前数据样本212a、数据样本214a和经延迟数据样本216a可相同(即，具有相同逻辑值)。因此，可验证(和/或输出)数据样本中的任一者。另外或替代地，因为所有数据样本是相同的，所以可选择时钟信号(即，产生取样时间204a的时钟信号)以用于未来数据取样。另外或替代地，由于所有数据样本是相同的，因此不对时钟信号和数据信号的相对定时进行调整。
51.作为另一实例，在图2b中所说明的实例定时中，可根据经提前时钟信号(例如，在经提前取样时间202b)、时钟信号(例如，在取样时间204b)和经延迟时钟信号(例如，在经延迟取样时间206b)中的每一者对数据信号208进行取样。可比较所得数据样本、经提前数据样本212b、数据样本214b和经延迟数据样本216b。因为数据信号在取样时间204b和经延迟取样时间206b处具有相同值，所以数据样本214b和经延迟数据样本216b可相同。因此，可验证(和/或输出)数据样本214b和/或经延迟数据样本216b。而且，因为在经提前取样时间202b处的数据信号可能处于转变中，所以经提前数据样本212b可能不同于数据样本214b和经延迟数据样本216b。因此，可舍弃经提前数据样本212b。另外或替代地，经提前数据样本
212b不同于数据样本214b和经延迟数据样本216b可为数据信号与至少经提前时钟信号之间的未对准的指示。在一些实施例中，基于经提前数据样本212b不同于数据样本214b和经延迟数据样本216b，可选择时钟信号(即，产生取样时间204b的时钟信号)或经延迟时钟信号(即，产生经延迟取样时间206b的经延迟时钟信号)中的一者以用于未来数据取样。在一些实施例中，基于经提前数据样本212b不同于数据样本214b和经延迟数据样本216b，可相对于数据信号延迟时钟信号(例如，经提前时钟信号、时钟信号和经延迟时钟信号)中的一或多者，使得未来样本可为具有更紧密对准的取样的结果。
52.作为另一实例，在图2c中所说明的实例定时中，可根据经提前时钟信号(例如，在经提前取样时间202c)、时钟信号(例如，在取样时间204c)和经延迟时钟信号(例如，在经延迟取样时间206c)中的每一者对数据信号208进行取样。可比较所得数据样本、经提前数据样本212c、数据样本214c和经延迟数据样本216c。因为数据信号在经提前取样时间202c和取样时间204c处具有相同值，所以经提前数据样本212c和数据样本214c可相同。因此，可验证(和/或输出)经提前数据样本212c和/或数据样本214c。而且，因为数据信号在经延迟取样时间206c处可能处于转变中，所以经延迟数据样本216c可能不同于经提前数据样本212c和数据样本214c。因此，可舍弃经延迟数据样本216c。另外或替代地，经延迟数据样本216c不同于经提前数据样本212c和数据样本214c可为数据信号与至少经延迟时钟信号之间的未对准的指示。在一些实施例中，基于经延迟数据样本216c不同于经提前数据样本212c和数据样本214c，可选择经提前时钟信号(即，产生经提前取样时间202c的时钟信号)或时钟信号(即，产生取样时间204c的时钟信号)中的一者以用于未来数据取样。在一些实施例中，基于经延迟数据样本216c不同于经提前数据样本212c和数据样本214c，可相对于数据信号使时钟信号(例如，经提前时钟信号、时钟信号和经延迟时钟信号)中的一或多者提前，使得未来样本可为具有更紧密对准的取样的结果。
53.因此，在一些实施例中，多数数据样本可用于确定正确的数据样本和/或时钟信号以提供正确的数据样本。另外或替代地，多数数据样本可用于确定对时钟信号(和/或数据信号)的调整以提供更准确的未来取样。
54.虽然本公开的实例描述且说明三个取样时间(例如，根据相应的三个时钟信号)和三个数据样本，但此并非限制性的。预期额外取样时间、时钟信号和数据样本。
55.数据信号(例如数据信号208)可为连续的，例如，数据信号208可包含以规则间隔(例如，电路的每一时钟循环)包含新数据的数据眼210。一些实施例可经配置以在每一取样周期，例如根据数据信号208的规则间隔，选择正确的数据样本、确定时钟信号(例如，确定用于在后续取样周期期间对数据信号进行取样的时钟信号)，和/或调整时钟信号(例如，调整用于在后续取样周期期间对数据信号进行取样的时钟信号)。其它实施例可经配置以选择正确的数据样本、确定时钟信号和/或较之于每一取样周期较不频繁地调整一或多个时钟信号。举例来说，一些实施例可经配置以选择正确的数据样本、确定时钟信号和/或以规则间隔(例如，在多个取样周期或时钟循环之后)或响应于预定义条件而调整一或多个时钟信号。
56.图3是根据本公开的至少一个实施例的说明实例定时电路300的功能框图。定时电路300可经配置以选择并输出正确的数据样本、选择用于数据取样的时钟信号(例如，以在后续取样周期中获得正确的数据样本)、调整一或多个时钟信号(例如，使得后续数据样本
正确)，或其组合。定时电路300包含clk输入302、延迟模块306、取样模块310、数据输入312和多数决策模块318。
57.可在clk输入302处接收传入时钟信号(例如，传入时钟信号304)。举例来说，可在clk输入302处接收图1的iclk或lclk。
58.传入时钟信号304可在延迟模块306处不同地延迟和/或提前以产生多个时钟信号308。延迟模块306可包含布置在一或多个路径中的一或多个调整元件。调整元件中的每一者可为任何合适的延迟元件，例如，一或多个反相器。另外或替代地，延迟模块可包含经配置以使时钟信号提前的一或多个调整元件。另外或替代地，延迟模块306可包含若干时钟延迟选项，其可例如基于反馈322进行选择。举例来说，如果反馈322为使传入时钟信号304提前，那么可选择较少时钟延迟以使时钟信号308中的一或多者提前。如果反馈322为延迟传入时钟信号304，那么可选择较多时钟延迟以延迟时钟信号308中的一或多者。
59.数据信号314可经由数据输入312接收。数据信号314可为例如命令信号(例如，图1的com)、地址信号(例如，图1的add)或输入信号(例如，在图1的dq处)。
60.取样模块310可经配置以根据时钟信号308中的每一者对数据信号314进行取样以产生数据样本316。取样模块310可包含多个锁存电路和/或解码器(例如，图1的地址解码器130、图1的命令解码器150和/或用于数据输入的数据锁存电路)。在一些实施例中，定时电路300可经配置以输出数据样本316作为输出数据样本320。
61.多数决策模块318可经配置以从取样模块310接收数据样本316。在一些实施例中，多数决策模块318可经配置以选择数据样本316中的一者，且将数据样本316中的所选一者提供为输出数据样本320。可以选择所选数据样本，因为所选数据样本表示正确的数据样本，因此输出数据样本320可以是经验证的数据样本。
62.在一些实施例中，多数决策模块318可经配置以将反馈322提供到延迟模块306。在一些实施例中，延迟模块306可经配置以接收反馈322。延迟模块306可包含一或多个可调整的延迟元件，且可经配置以基于反馈322产生一或多个时钟信号308以提供到取样模块310(或提供到取样模块310的特定输入)。可由延迟模块306基于反馈322产生时钟信号308中的一者，以较之于时钟信号308中的另一者与数据信号314具有较接近的时间对准。所选时钟信号可允许定时电路300在后续取样周期中获得正确的数据样本。在这些或其它实施例中，由时钟信号308中的一者产生的数据样本316可作为输出数据样本320输出，而无需由多数决策模块318选择。
63.在一些实施例中，延迟模块306可经配置以接收反馈322，且基于反馈322调整时钟信号308中的一或多者以提供到取样模块310。可以调整时钟信号308以具有与数据信号314的较接近时间对准。调整后的时钟信号可允许定时电路300在后续取样周期中获得正确的数据样本。在这些或其它实施例中，由时钟信号308中的一者产生的数据样本316可作为输出数据样本320输出，而无需由多数决策模块318选择。
64.图4是根据本公开的至少一个实施例的说明另一实例定时电路400的功能框图。定时电路400可经配置以获得三个数据样本，且选择并输出正确的数据样本。定时电路400可包含clk输入402、延迟模块406、取样器420、取样器422、取样器424、数据输入426、多数决策模块436和多路复用器440(在本文中也称为“mux 440”)。
65.可经由clk输入402接收传入时钟信号(例如，传入时钟信号404)。举例来说，可经
由clk输入402接收图1的iclk或lclk。
66.传入时钟信号404可在延迟模块406处延迟，以产生经提前时钟信号414、时钟信号416和经延迟时钟信号418。延迟模块406可包含一或多个调整元件，例如调整元件408、调整元件410和调整元件412。调整元件中的每一者可为任何合适的延迟元件，例如，一或多个反相器。另外或替代地，延迟模块406可经配置以基于来自多数决策模块436的反馈444(例如，类似于上文关于多数决策模块318、反馈322和延迟模块306所描述的内容)而调整调整元件408、调整元件410和/或调整元件412中的一或多者中的延迟。
67.传入时钟信号404可由调整元件408延迟(或提前)以产生经提前时钟信号414。经提前时钟信号414可由调整元件410延迟以产生时钟信号416。时钟信号416可由调整元件412延迟以产生经延迟时钟信号418。
68.数据信号428可经由数据输入426接收。数据信号428可为例如命令信号(例如，图1的com)、地址信号(例如，图1的add)或输入信号(例如，在图1的dq处)。
69.取样器420可经配置以根据经提前时钟信号414对数据信号428进行取样，以产生经提前数据样本430。取样器422可经配置以根据时钟信号416对数据信号428进行取样，以产生数据样本432。取样器424可经配置以根据经延迟时钟信号418对数据信号428进行取样，以产生经延迟数据样本434。取样器420、取样器422和取样器424中的每一者可包含锁存电路和/或解码器(例如，图1的地址解码器130、图1的命令解码器150)。
70.多数决策模块436可接收来自取样器420的经提前数据样本430、来自取样器422的数据样本432和来自取样器424的经延迟数据样本434中的每一者。此外，多数决策模块436可经配置以确定经提前数据样本430、数据样本432和经延迟数据样本434中的哪一者为正确的。更具体来说，多数决策模块436可经配置以比较经提前数据样本430、数据样本432和经延迟数据样本434。基于比较，多数决策模块436可经配置以输出指示正确数据样本的选择信号438。mux 440可经配置以接收选择信号438，且基于选择信号438提供输出数据样本442。
71.在一些实施例中，多数决策模块436可经配置以例如使用两个异或门(xor门)来比较经提前数据样本430与数据样本432且比较经延迟数据样本434与数据样本432。举例来说，多数决策模块436可在第一xor门处比较经提前数据样本430与数据样本432，且在第二xor门处比较数据样本432与经延迟数据样本434。如果第一xor门输出
‘1’
且第二xor门输出
‘0’
，那么多数决策模块436可经配置以提供指示数据样本432或经延迟数据样本434为正确数据样本的选择信号438。或者，如果第一xor门输出
‘0’
且第二xor门输出
‘1’
，那么多数决策模块436可经配置以提供指示经提前数据样本430或数据样本432为正确数据样本的选择信号438。或者，如果第一xor门输出
‘0’
且第二xor门输出
‘0’
，那么多数决策模块436可经配置以提供指示经提前数据样本430、数据样本432或经延迟数据样本434中的任一者为正确数据样本的选择信号438。或者，如果第一xor门输出
‘1’
且第二xor门输出
‘1’
，那么多数决策模块436可经配置以提供指示数据样本432为正确数据样本的选择信号438。
72.在一些实施例中，除选择用于输出的数据样本之外，多数决策模块436还可经配置以将反馈444提供到延迟模块406。延迟模块406可经配置以基于反馈444调整经提前时钟信号414、时钟信号416和经延迟时钟信号418中的一或多者的定时，例如，经提前时钟信号414、时钟信号416和经延迟时钟信号418中的此一或多者与数据信号428更紧密地对准以用
于未来数据取样。
73.在一些实施例中，定时电路400可经配置以在每个取样周期比较数据样本，且确定正确数据样本。在其它实施例中，定时电路400可经配置以比较数据样本，且比在每个取样周期较不频繁地确定正确的数据样本。举例来说，定时电路400可经配置以比较数据样本，且确定每隔一个或每隔两个取样周期的正确数据样本。在定时电路400并不比较数据样本的取样周期中，定时电路400可经配置以从取样器(即，根据时钟信号)输出数据样本，所述取样器提供最近确定为正确的数据样本。以此方式，定时电路400可经配置以选择用于后续数据取样的时钟信号。
74.图5是根据本公开的至少一个实施例的说明另一实例定时电路500的功能框图。定时电路500可经配置以获得三个时钟信号，且调整三个时钟信号中的一者以用于数据取样，例如，以在后续取样周期中获得正确的数据样本。
75.定时电路500可包含与图4的定时电路400中的其相应对应部分相同或大体上类似的许多元件。确切地说，定时电路500可包含clk输入402、延迟模块406(包含调整元件408、调整元件410和调整元件412)、取样器422、取样器424和数据输入426。另外，定时电路500可包含定时产生器508、多数决策模块518和一或多个多路复用器，确切地说，缓冲器502和mux 506。
76.定时电路500可经由clk输入402接收传入时钟信号404，且将传入时钟信号404提供到延迟模块406。延迟模块406可基于传入时钟信号404产生经提前时钟信号414、时钟信号416和经延迟时钟信号418。
77.在一些实施例中，可将时钟信号416提供到缓冲器502(例如，由延迟模块406)。在时钟信号416穿过缓冲器502之后，clk-b 504可提供到取样器422。缓冲器502可将clk-b 416延迟mux 506延迟clk-c 414和clk-a 418的相同持续时间。换句话说，由mux 506引起的传播延迟时间与由缓冲器502引起的传播延迟匹配，因此clk-c 414与clk-b 416之间的定时差异类似于clk-a/c 512与clk-b 504之间的定时差异。类似地，clk-a 418与clk-b 416之间的定时差异类似于clk-a/c 512与clk-b 504之间的定时差异。或者，在一些实施例中，可省略缓冲器502，且可将时钟信号416直接提供到取样器422。
78.取样器422可经配置以根据clk-b 504对数据信号428进行取样，以产生数据样本-b 516。数据样本-b 516可为根据clk-b 504从数据信号428取样的数据样本。
79.数据样本-b 516可提供到多数决策模块518。另外，数据样本-b 516可作为输出数据样本442输出。
80.经提前时钟信号414和经延迟时钟信号418可提供到mux 506。mux 506可将clk-a/c 512提供到取样器424。clk-a/c 512可为经提前时钟信号414和经延迟时钟信号418中的一者。mux 506可经配置以根据来自定时产生器508的定时信号510选择clk-a/c 512。
81.定时产生器508和mux 506可经配置以在第一时间提供经提前时钟信号414，且在第二时间提供经延迟时钟信号418，使得取样器424在第一时间处根据经提前时钟信号414对数据信号428进行取样，且在第二时间处根据经延迟时钟信号418对数据信号428进行取样。
82.在一些实施例中，第一时间和第二时间两者皆可在单个取样周期内，例如，在对应于数据信号428的数据眼的时间周期内。举例来说，定时产生器508及mux 506可经配置以在
514之间的类似性而将指示提前或延迟的反馈520提供到延迟模块406。
88.因为定时电路500将clk-a/c 512提供到取样器424，所述取样器根据clk-a/c 512对数据信号428进行取样，所以定时电路500可能不需要用于经提前时钟信号414和经延迟时钟信号418中的每一者的取样器。举例来说，与定时电路400相比，定时电路500省略取样器420。这导致相比于定时电路400，定时电路500中节省空间和/或电力。
89.在一些实施例中，定时电路500可经配置以比较数据样本，且选择每个取样周期的时钟信号。所选时钟信号可用于获得后续数据样本。在其它实施例中，定时电路500可经配置以比较数据样本，且比在每个取样周期较不频繁地调整时钟信号。举例来说，定时电路500可经配置以比较数据样本，且每隔一个或每隔两个取样周期调整时钟信号。在定时电路500不比较数据样本的取样周期中，定时电路500可经配置以不提供反馈520，且延迟模块406可经配置以基于先前选择的延迟设置继续提供信号。
90.图6是根据本公开的至少一个实施例的说明又一定时电路600的功能框图。定时电路600可经配置以比较三个数据样本，且基于所述比较调整一或多个时钟信号。
91.定时电路600可包含与图4的定时电路400中的其相应对应部分相同或大体上类似的许多元件。确切地说，定时电路600可包含clk输入402、取样器420、取样器422、取样器424和数据输入426。另外，定时电路600可包含多数决策模块610和延迟模块602，所述延迟模块包含延迟元件604、延迟元件606和延迟元件608。
92.定时电路600可经由clk输入402接收传入时钟信号404，且将传入时钟信号404提供到延迟模块406。延迟模块406可基于传入时钟信号404产生经提前时钟信号414、时钟信号416和经延迟时钟信号418。确切地说，传入时钟信号404可由延迟模块602延迟以产生经提前时钟信号414。经提前时钟信号414可由延迟元件606延迟以产生时钟信号416。时钟信号416可由延迟元件608延迟以产生经延迟时钟信号418。
93.取样器420可经配置以根据经提前时钟信号414对数据信号428进行取样，以产生经提前数据样本430。取样器422可经配置以根据时钟信号416对数据信号428进行取样，以产生数据样本432。取样器424可经配置以根据经延迟时钟信号418对数据信号428进行取样，以产生经延迟数据样本434。取样器420可经配置以将经提前数据样本430提供到多数决策模块610，取样器422可经配置以将数据样本432提供到多数决策模块610，且取样器424可经配置以将经延迟数据样本434提供到多数决策模块610。另外，取样器422可经配置以提供数据样本432作为输出数据样本442。
94.多数决策模块610可如上文关于图3的多数决策模块318、图4的多数决策模块436和/或多数决策模块518所描述而起作用，例如，多数决策模块610可将反馈612提供到延迟模块602。延迟模块602可经配置以基于反馈612调整时钟信号中的一或多者的定时。
95.举例来说，延迟模块602可包含一或多个可调整的延迟元件。确切地说，延迟元件604、延迟元件606和延迟元件608中的一或多者可为可调整的。举例来说，延迟元件604、延迟元件606和延迟元件608中的每一者可包含包含不同数目个延迟元件的两个或更多个延迟路径。作为另一实例，延迟元件604、延迟元件606和延迟元件608中的每一者可为或可包含具有多个分支点的延迟链。延迟模块602可经配置以根据反馈612选择延迟元件604、延迟元件606和/或延迟元件608的延迟。
96.举例来说，延迟元件604可为具有多个分支点的延迟链。所使用的分支点可基于反
馈612。因为经提前时钟信号414、时钟信号416和经延迟时钟信号418全部由延迟元件604延迟，所以在延迟元件604处的分支点的选择可延迟或提前所有经提前时钟信号414、时钟信号416和经延迟时钟信号418。
97.延迟元件604、延迟元件606和延迟元件608可调整时钟信号之间的时间间隔的分数。举例来说，参考图2b，通过增大延迟元件604处的延迟，经提前时钟信号414(出于此实例的目的，其可涉及经提前取样时间202b)、时钟信号416(出于此实例的目的，其可涉及取样时间204b)和经延迟时钟信号418(出于此实例的目的，其可涉及经延迟取样时间206b)可延迟在经提前取样时间202b与取样时间204b之间的距离的例如一半或三分之一。
98.在一些实施例中，定时电路600可经配置以比较数据样本，且在每个取样周期调整时钟信号中的一或多者。经调整时钟信号可用于获得后续数据样本。在其它实施例中，定时电路600可经配置以比在每个取样周期较不频繁地调整时钟信号中的一或多者。举例来说，定时电路600可经配置以在确定是否调整一或多个时钟信号时使用滞后。举例来说，定时电路600可经配置以在每一取样周期比较数据样本，但仅响应于满足某些条件而调整时钟信号。某些条件可包含匹配和/或不匹配的样本数目。
99.举例来说，每当数据样本432匹配经提前数据样本430且不匹配经延迟数据样本434时，计数器可递减。而且，每当数据样本432匹配取样器424且不匹配经提前数据样本430时，计数器可递增。另外，可响应于计数器超过下阈值而使一或多个时钟信号提前，且可响应于计数器超过上阈值而使一或多个时钟信号提前。
100.作为一实例，此处提供表1，其说明12个实例命令定时循环的结果：
101.定时t1t2t3t4t5t6t7t8t9t10t11t12经提前数据样本lhlhhhllhlll数据样本llllllllllll经延迟数据样本hlhllllhlhlh计数器-10-10+1+20-10-1-1-2多数决策输出
ꢀꢀꢀꢀꢀ
+1
ꢀꢀꢀꢀꢀ‑1102.如在表1中可见，当取样b的输出(例如，数据样本432)匹配取样c的输出(例如，经提前数据样本430)且不匹配取样a的输出(例如，经延迟数据样本434)时，计数器递减。举例来说，见定时t1和t3。而且，当取样b的输出匹配取样a的输出且不匹配取样c的输出时，计数器递增。举例来说，见定时t2及t4。如在表1中进一步可见，当计数器达到“+2”时，通过增大延迟来调整延迟。举例来说，见定时t6，其中多数决策输出为“+1”，指示延迟的增大。而且，当计数器达到
“‑
2”时，通过提前(或减小延迟)调整延迟计数器。举例来说，见定时t12，其中多数决策输出为
“‑
1”，指示延迟的减小。
103.图3说明可经配置以选择数据样本、选择时钟信号(例如，用于后续数据取样)和/或调整时钟信号(例如，用于后续数据取样)的实例定时电路300。图4说明实例定时电路400，其可经配置以选择数据样本、选择时钟信号(例如，用于后续数据取样)和/或调整时钟信号(例如，用于后续数据取样)。图5说明可经配置以调整时钟信号(例如，用于后续数据取样)的实例定时电路500。而且，图6说明可经配置以调整一或多个时钟信号(例如，用于后续数据取样)的实例定时电路600。预期单个定时电路可包含定时电路300、定时电路400、定时电路500和/或定时电路600中的每一者的元件，且可经配置以执行以下各者中的一或多者：
选择数据样本、选择时钟信号和/或调整时钟信号。
104.图7是说明根据本公开的至少一个实施例的实例方法700的流程图。方法700可根据本公开中所描述的至少一个实施例布置。在一些实施例中，方法700可由装置或系统执行，所述装置或系统例如图1的存储器系统100、图3的定时电路300、图4的定时电路400、图5的定时电路500、图6的定时电路600、图9的存储器系统900、图10的电子系统1000或另一装置或系统。尽管说明为离散框，但可取决于所需实施方案而将各种框再分成额外框、组合成更少的框或将所述框剔除掉。
105.在框702处，可获得时钟信号。图1的iclk和/或lclk以及图4、图5和图6的传入时钟信号404为框702的时钟信号的实例。
106.在框704处，可获得数据信号。框704的数据信号可为命令信号(例如，图1的com)、地址信号(例如，图1的add)或输入信号(例如，在图1的dq处)。图4、图5和图6的数据信号428为框704的数据信号的实例。
107.在框706处，可基于数据信号在存储器装置处执行操作。举例来说，数据信号可指示读取或写入命令，且操作可包含读取或写入数据。作为另一实例，数据信号可包含待读取数据或写入数据到的地址，且操作可包含从所述地址读取数据或将数据写入到所述地址。作为另一实例，数据信号可为待写入的数据，且操作可包含写入数据。作为另一实例，数据信号可为从存储器装置(例如，dram装置)的一或多个存储器单元读取的数据，且所述操作可包含在输出处提供所读取的数据。
108.在框708处，在操作进行时，且在不中断所述操作的情况下，可发生以下中的一或多者：可输出经验证数据样本，且可调整时钟信号以使时钟信号与数据信号对准。
109.输出经验证数据样本可包含选择待输出的数据样本(例如，正确的数据样本)。选择数据样本可为验证数据样本。关于图4的定时电路400描述选择数据样本作为输出经验证数据样本的实例。
110.另外或替代地，输出经验证数据样本可包含选择用于对数据信号进行取样的时钟信号。所选时钟信号可用于对数据信号进行取样以提供数据样本。时钟信号的选择可以是验证时钟信号和/或验证使用所选时钟信号获得的数据样本。关于图5的定时电路500描述选择时钟信号作为输出经验证数据样本的实例。
111.关于图6的定时电路600描述调整时钟信号以使时钟信号与数据信号对准的实例。
112.可在不脱离本公开的范围的情况下对方法700作出修改、添加或省略。举例来说，可以不同次序实施方法700的操作。此外，仅提供所概述的操作和动作以作为实例，并且所述操作和动作中的一些可为任选的、组合成更少操作和动作，或扩展成额外操作和动作而不背离所公开实施例的本质。
113.图8是说明根据本公开的至少一个实施例的另一实例方法800的流程图。方法800可根据本公开中所描述的至少一个实施例而布置。在一些实施例中，方法800可由装置或系统执行，所述装置或系统例如图1的存储器系统100、图3的定时电路300、图4的定时电路400、图5的定时电路500、图6的定时电路600、图9的存储器系统900、图10的电子系统1000或另一装置或系统。尽管说明为离散框，但可取决于所需实施方案而将各种框再分成额外框、组合成更少的框或将所述框剔除掉。
114.在框802处，可根据时钟信号对数据信号进行取样以获得数据样本。通过根据时钟
信号416对数据信号428进行取样而获得的图4和图6的数据样本432是框802的数据样本的实例。通过根据clk-b 504对数据信号428进行取样而获得的图5的数据样本-b516为框802的数据样本的另一实例。
115.在框804处，可根据经提前时钟信号对数据信号进行取样以获得经提前数据样本。通过根据经提前时钟信号414对数据信号428进行取样而获得的图4和图6的经提前数据样本430是框804的经提前数据样本的实例。通过根据clk-a/c 512(其在第一时间包含经提前时钟信号)对数据信号428进行取样而获得的图5的数据样本-a/c 514(其在第一时间包含经提前数据样本)为框804的数据样本的另一实例。
116.在框806处，可根据经延迟数据样本对数据信号进行取样以获得经延迟数据样本。通过根据经延迟时钟信号418对数据信号428进行取样而获得的图4和图6的经延迟数据样本434为框806的经延迟数据样本的实例。通过根据clk-a/c 512(其在第二时间包含经延迟时钟信号)对数据信号428进行取样而获得的图5的数据样本-a/c 514(其在第二时间包含经延迟数据样本)为框806的数据样本的另一实例。
117.在框808处，可比较数据样本与经提前数据样本和经延迟数据样本。在一些实施例中，可在第一比较中比较数据样本与经提前数据样本，且可在第二比较中比较数据样本与经延迟数据样本。
118.在框810处，可基于所述比较或基于所述比较的结果而执行动作。框810的动作可包含选择数据样本、选择时钟信号和调整一或多个时钟信号中的一或多者。
119.举例来说，在一些实施例中，所述动作可包含：响应于数据样本匹配经提前数据样本且数据样本不匹配经延迟数据样本而输出经提前数据样本或数据样本；响应于数据样本匹配经提前数据样本且数据样本匹配经延迟数据样本而输出数据样本；以及响应于数据样本不匹配经提前数据样本且数据样本匹配经延迟数据样本而输出经延迟数据样本或数据样本。
120.作为另一实例，在一些实施例中，所述动作可包含：响应于数据样本匹配经提前数据样本且数据样本不匹配经延迟数据样本而确定输出通过根据经提前时钟信号对数据信号进行取样而获得的一或多个后续经提前数据样本或通过根据时钟信号对数据信号进行取样而获得的一或多个后续数据样本；响应于数据样本匹配经提前数据样本且数据样本匹配经延迟数据样本而确定输出一或多个后续数据样本；以及响应于数据样本不匹配经提前数据样本且数据样本匹配经延迟数据样本而确定输出通过根据经延迟时钟信号对数据信号进行取样而获得的一或多个后续经延迟数据样本或一或多个后续数据样本。
121.作为另一实例，在一些实施例中，所述动作可包含基于所述比较而调整经提前时钟信号、时钟信号和经延迟时钟信号中的一或多者的延迟。具体来说，所述动作可包含：响应于数据样本匹配经提前数据样本且数据样本不匹配经延迟数据样本而使经提前时钟信号、时钟信号和经延迟时钟信号中的一或多者提前；或响应于数据样本不匹配经提前数据样本且数据样本匹配经延迟数据样本而延迟经提前时钟信号、时钟信号和经延迟时钟信号中的一或多者。
122.作为另一实例，在一些实施例中，所述动作可包含响应于所述比较而递增或递减计数器，且其中所述方法进一步包括基于所述比较且响应于所述计数器超过阈值而调整经提前时钟信号、时钟信号和经延迟时钟信号中的一或多者的延迟。具体来说，所述动作可包
含：在数据样本匹配经提前数据样本且数据样本不匹配经延迟数据样本时，使计数器递减；在数据样本不匹配经提前数据样本且数据样本匹配经延迟数据样本时，使计数器递增，响应于所述计数器超过下阈值而使经提前时钟信号、时钟信号和经延迟时钟信号中的一或多者提前；以及响应于计数器超过上阈值而延迟经提前时钟信号、时钟信号和经延迟时钟信号中的一或多者。
123.可在不脱离本公开的范围的情况下对方法800作出修改、添加或省略。举例来说，可以不同次序实施方法800的操作。此外，仅提供所概述的操作和动作以作为实例，并且所述操作和动作中的一些可为任选的、组合成更少操作和动作，或扩展成额外操作和动作而不背离所公开实施例的本质。
124.图9是根据本公开的至少一个实施例的说明实例存储器系统900的简化框图。可包含例如半导体装置的存储器系统900包含数个存储器装置902和控制器904。控制器904可以操作方式与存储器装置902耦合，以便将命令/地址信号(例如，由图1的命令端子112和/或地址端子110所接收的命令/地址信号)输送到存储器装置902。
125.存储器装置902可包含例如包含根据本公开的至少一个实施例的一或多个定时电路的存储器装置100。举例来说，存储器装置902可包含以下中的一或多者：图3的定时电路300、图4的定时电路400、图5的定时电路500和/或图6的定时电路600。另外或替代地，存储器系统900可经配置以实施本公开中描述的图7的方法700和/或图8的方法800中的一或多者。
126.还公开一种电子系统。根据各种实施例，所述电子系统可包含存储器装置，所述存储器装置包含数个存储器裸片，每一存储器裸片具有存储器单元阵列。每一存储器单元可包含存取晶体管和与所述存取晶体管可操作地耦合的存储元件。
127.图10是根据本公开的至少一个实施例的说明实例电子系统的简化框图。电子系统1000包含至少一个输入装置1002，所述输入装置可包含例如键盘、鼠标或触摸屏。电子系统1000进一步包含至少一个输出装置1004，例如监视器、触摸屏或扬声器。输入装置1002和输出装置1004不一定可彼此分离。电子系统1000进一步包含存储装置1006。输入装置1002、输出装置1004和存储装置1006可耦合到处理器1008。电子系统1000进一步包含耦合到处理器1008的存储器装置1010。存储器装置1010可包含图9的存储器系统900的至少一部分。电子系统1000可包含例如计算、处理、工业或消费型产品。举例来说但不受限制，电子系统1000可包含个人计算机或计算机硬件组件、服务器或其它联网硬件组件、数据库引擎、入侵防护系统、手持式装置、平板计算机、电子笔记本型计算机、相机、电话、音乐播放器、无线装置、显示器、芯片组、游戏、媒介或其它已知系统。
128.各种实施例可包含一种方法。所述方法可包含根据时钟信号对数据信号进行取样以获得数据样本。所述方法还可包含根据经提前时钟信号对所述数据信号进行取样以获得经提前数据样本。所述方法还可包含：根据经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本；将所述数据样本与所述经提前数据样本和所述经延迟数据样本进行比较。所述方法还可包含基于所述比较而执行动作。
129.各种实施例可包含用于减小存储器装置中的定时误差的方法。所述方法可包含获得时钟信号且获得数据信号。所述方法还可包含基于所述数据信号在所述存储器装置处执行操作。所述方法还可包含在操作进行时，在不中断所述操作的情况下，进行以下中的一或
多者：输出经验证数据样本，以及调整所述时钟信号以与所述数据信号更紧密地对准。
130.各种实施例可包含一种微电子装置。所述微电子装置可包含延迟模块，所述延迟模块经配置以基于传入时钟信号提供经提前时钟信号、时钟信号和经延迟时钟信号。所述微电子装置还可包含以通信方式连接到所述延迟模块的两个或更多个取样器。所述两个或更多个取样器可经配置以：根据所述时钟信号对数据信号进行取样以获得数据样本；根据所述经提前时钟信号对所述数据信号进行取样以获得经提前数据样本；以及根据所述经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本。所述微电子装置还可包含以通信方式连接到所述一或多个取样器的多数决策模块。所述多数决策模块可经配置以比较所述数据样本与所述经提前数据样本和所述经延迟数据样本中的每一者。
131.各种实施例可包含一种系统。所述系统可包含至少一个输入装置、至少一个输出装置、以可操作方式耦合到所述输入装置和所述输出装置的至少一个处理器装置以及以可操作方式耦合到所述至少一个处理器装置的至少一个存储器装置。所述至少一个存储器装置可包含延迟模块，所述延迟模块经配置以基于传入时钟信号提供经提前时钟信号、时钟信号和经延迟时钟信号。所述至少一个存储器装置还可包含以通信方式连接到所述延迟模块的两个或更多个取样器。所述两个或更多个取样器可经配置以：根据所述时钟信号对数据信号进行取样以获得数据样本；根据所述经提前时钟信号对所述数据信号进行取样以获得经提前数据样本；以及根据所述经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本。所述至少一个存储器装置还可包含以通信方式连接到所述一或多个取样器的多数决策模块。所述多数决策模块可经配置以比较所述数据样本与所述经提前数据样本和所述经延迟数据样本中的每一者。
132.本公开的额外非限制性实施例包含：
133.实施例1：一种方法，其包括：根据时钟信号对数据信号进行取样以获得数据样本；根据经提前时钟信号对所述数据信号进行取样以获得经提前数据样本；根据经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本；比较所述数据样本与所述经提前数据样本和所述经延迟数据样本；以及基于所述比较而执行操作。
134.实施例2：根据实施例1所述的方法，其中所述动作包括：响应于所述数据样本匹配所述经提前数据样本且所述数据样本不匹配所述经延迟数据样本，输出所述经提前数据样本或所述数据样本；响应于所述数据样本匹配所述经提前数据样本且所述数据样本匹配所述经延迟数据样本，输出所述数据样本；以及响应于所述数据样本不匹配所述经提前数据样本且所述数据样本匹配所述经延迟数据样本，输出所述经延迟数据样本或所述数据样本。
135.实施例3：根据实施例1和2中任一实施例所述的方法，其中所述动作包括：响应于所述数据样本匹配所述经提前数据样本且所述数据样本不匹配所述经延迟数据样本，输出通过根据所述经提前时钟信号对所述数据信号进行取样而获得的一或多个后续经提前数据样本或通过根据所述时钟信号对所述数据信号进行取样而获得的一或多个后续数据样本；响应于所述数据样本匹配所述经提前数据样本且所述数据样本匹配所述经延迟数据样本，输出所述一或多个后续数据样本；以及响应于所述数据样本不匹配所述经提前数据样本且所述数据样本匹配所述经延迟数据样本，输出通过根据所述经延迟时钟信号对所述数据信号进行取样而获得的一或多个后续经延迟数据样本或所述一或多个后续数据样本。
136.实施例4：根据实施例1到3中任一实施例所述的方法，其中所述动作包括基于所述比较而调整所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者的延迟。
137.实施例5：根据实施例1到4中任一实施例所述的方法，其进一步包括：响应于所述数据样本匹配所述经提前数据样本且所述数据样本不匹配所述经延迟数据样本，使所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者提前；或响应于所述数据样本不匹配所述经提前数据样本且所述数据样本匹配所述经延迟数据样本，延迟所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者。
138.实施例6：根据实施例1到5中任一实施例所述的方法，其中所述动作包括响应于所述比较而递增或递减计数器，且其中所述方法进一步包括基于所述比较且响应于所述计数器超过阈值而调整所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者的延迟。
139.实施例7：根据实施例1到6中任一实施例所述的方法，其中所述动作包括：当所述数据样本匹配所述经提前数据样本且所述数据样本不匹配所述经延迟数据样本时，使计数器递减；或当所述数据样本不匹配所述经提前数据样本且所述数据样本匹配所述经延迟数据样本时，使所述计数器递增，且其中所述方法进一步包括：响应于所述计数器超过下阈值而使所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者提前；以及响应于所述计数器超过上阈值而延迟所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者。
140.实施例8：根据实施例1到7中任一实施例所述的方法，其中所述数据信号是以下各项中的一者：命令信号，其指示待由存储器装置执行的操作；地址信号，其指示所述存储器装置的地址；输入信号，其指示待由所述存储器装置存储的数据；或输出信号，其指示由所述存储器装置存储的数据。
141.实施例9：根据实施例1到8中任一实施例所述的方法，其进一步包括：使传入时钟信号提前以获得所述经提前时钟信号；延迟所述经提前时钟信号以获得所述时钟信号；以及延迟所述时钟信号以获得所述经延迟时钟信号。
142.实施例10：一种用于减小存储器装置中的定时误差的方法，所述方法包括：获得时钟信号；获得数据信号；基于所述数据信号在所述存储器装置处执行操作；以及在操作进行时，在不中断所述操作的情况下，进行以下中的一或多者：输出经验证数据样本，以及调整所述时钟信号以与所述数据信号更紧密地对准。
143.实施例11：根据实施例10所述的方法，其进一步包括：根据所述时钟信号对所述数据信号进行取样以获得数据样本；根据经提前时钟信号对所述数据信号进行取样以获得经提前数据样本；根据经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本；以及比较所述数据样本与所述经提前数据样本和所述经延迟数据样本，其中输出所述经验证数据样本或调整所述时钟信号是基于所述比较。
144.实施例12：根据实施例10和11中任一实施例所述的方法，其中输出经验证数据样本包括以下各者中的一或多者：基于所述比较输出所述经提前数据样本、所述数据样本或所述经延迟数据样本中的一者；以及基于所述比较而输出以下各者中的一者：一或多个后续经提前数据样本、一或多个后续数据样本或一或多个后续经延迟数据样本，且其中调整
所述时钟信号包括基于所述比较而调整所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者的延迟。
145.实施例13：根据实施例10到12中任一实施例所述的方法，其中输出经验证数据样本包括以重现间隔输出经验证数据样本，且调整所述时钟信号包括以重现间隔调整所述时钟信号。
146.实施例14：一种微电子装置，其包括：延迟模块，其经配置以基于传入时钟信号提供经提前时钟信号、时钟信号和经延迟时钟信号；两个或更多个取样器，其以通信方式连接到所述延迟模块，所述两个或更多个取样器经配置以：根据所述时钟信号对数据信号进行取样以获得数据样本；根据所述经提前时钟信号对所述数据信号进行取样以获得经提前数据样本；以及根据所述经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本；以及多数决策模块，其以通信方式连接到所述一或多个取样器，所述多数决策模块经配置以比较所述数据样本与所述经提前数据样本和所述经延迟数据样本中的每一者。
147.实施例15：根据实施例14所述的微电子装置，其中所述多数决策模块进一步经配置以进行以下各者中的一或多者：基于所述比较输出所述经提前数据样本、所述数据样本或所述经延迟数据样本中的一者；基于所述比较而确定输出以下各者中的一者：一或多个后续经提前数据样本、一或多个后续数据样本或一或多个后续经延迟数据样本；或基于所述比较调整所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者。
148.实施例16：根据实施例14和15中任一实施例所述的微电子装置，其进一步包括以通信方式连接到所述多数决策模块和所述两个或更多个取样器的多路复用器，所述多路复用器经配置以基于所述比较而输出所述经提前数据样本、所述数据样本或所述经延迟数据样本中的一者。
149.实施例17：根据实施例14到16中任一实施例所述的微电子装置，其进一步包括以通信方式连接到所述多数决策模块和所述两个或更多个取样器的多路复用器，所述多路复用器经配置以基于所述比较而将所述经提前时钟信号、所述时钟信号或所述经延迟时钟信号中的一者提供到所述两个或更多个取样器中的一者。
150.实施例18：根据实施例14到17中任一实施例所述的微电子装置，其中所述延迟模块包括具有多个分支点的延迟链，且其中所述延迟模块经配置以基于所述比较，使用所述多个分支点中的分支点来提供所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者的延迟。
151.实施例19：根据实施例14到18中任一实施例所述的微电子装置，其中所述多数决策模块包括计数器，所述计数器经配置以基于所述比较而递增或递减，且所述多数决策模块经配置以基于所述比较且响应于所述计数器超过阈值而调整所述经提前时钟信号、所述时钟信号和所述经延迟时钟信号中的一或多者的延迟。
152.实施例20：根据实施例14到19中任一实施例所述的微电子装置，其中所述一或多个取样器包括：第一取样器，其经配置以根据所述经提前时钟信号、所述时钟信号或所述经延迟时钟信号中的一者在每一取样周期对所述数据信号进行取样；以及第二取样器，其经配置以在第一时间根据所述经提前时钟信号对所述数据信号进行取样，且在第二时间根据所述经延迟时钟信号对所述数据信号进行取样。
153.实施例21：一种系统，其包括：至少一个输入装置；至少一个输出装置；至少一个处
理器装置，其以可操作方式耦合到所述输入装置和所述输出装置；以及至少一个存储器装置，其以可操作方式耦合到所述至少一个处理器装置，所述至少一个存储器装置包括：延迟模块，其经配置以基于传入时钟信号提供经提前时钟信号、时钟信号和经延迟时钟信号；两个或更多个取样器，其以通信方式连接到所述延迟模块，所述两个或更多个取样器经配置以：根据所述时钟信号对数据信号进行取样以获得数据样本；根据所述经提前时钟信号对所述数据信号进行取样以获得经提前数据样本；以及根据所述经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本；以及多数决策模块，其以通信方式连接到所述一或多个取样器，所述多数决策模块经配置以比较所述数据样本与所述经提前数据样本和所述经延迟数据样本中的每一者。
154.根据惯例，图式中所说明的各种特征可能未按比例绘制。本公开中所呈现的说明不意图为任何特定设备(例如，装置、系统等)或方法的实际视图，而是仅为用于描述本公开的各种实施例的理想化表示。因此，为了清晰起见，可能任意扩大或减小各种特征的尺寸。此外，为了清楚起见，可简化一些图。因此，图式可能未描绘给定设备(例如，装置)的所有组件或特定方法的所有操作。
155.如本文中所使用，术语“装置”或“存储器装置”可包含具有存储器的装置，但不限于仅具有存储器的装置。举例来说，装置或存储器装置可包含存储器、处理器和/或其它组件或功能。举例来说，装置或存储器装置可包含芯片上系统(soc)。
156.如本文中所使用，除非另外指定，否则术语“半导体”应广泛地解释为包含微电子和mems装置，所述装置可或可不采用半导体功能用于操作(例如，磁存储器、光学装置等)。
157.本文中且尤其在所附权利要求书(例如，所附权利要求书的主体)中所使用的术语通常意图为“开放性”术语(例如，术语“包含(including)”应解释为“包含但不限于”，术语“具有”应解释为“至少具有”，术语“包含(includes)”应解释为“包含但不限于”等)。
158.另外，如果旨在使用特定数目的引入的权利要求叙述，那么将在权利要求中明确地叙述这种意图，且在没有这种叙述的情况下，不存在这种意图。举例来说，为了辅助理解，所附权利要求书可含有介绍性短语“至少一个”及“一或多个”的使用，以便引入权利要求叙述。然而，此类短语的使用不应解释为暗示通过不定冠词“一”引入权利要求叙述将含有如此引入的权利要求叙述的任何特定权利要求限于仅含有一个此类叙述的实施例，即使在同一个权利要求包含介绍性短语“一或多个”或“至少一个”和例如“一”的不定冠词时也如此(例如，“一”应被解译为意味“至少一个”或“一或多个”)；这同样适用于使用定冠词来引入权利要求叙述的情况。如本文中所使用，“和/或”包含相关联的所列项中的一或多者的任何以及所有组合。
159.此外，即使明确叙述了特定数目的所引入的权利要求叙述，仍应理解，这种叙述通常应解释为至少是指叙述的数目(例如，没有其它修饰语的“两个叙述”的简单叙述、意味着至少两个叙述，或两个或更多个叙述)。此外，在使用类似于“a、b和c等中的至少一者”或“a、b和c等中的一或多者”的惯例的那些情形下，一般来说，这种构造意图仅包含a、仅包含b、仅包含c、包含a和b一起、包含a和c一起、包含b和c一起或包含a、b和c一起等。举例来说，术语“和/或”的使用意图以这一方式加以解释。
160.另外，应理解，无论在描述、权利要求书还是附图中，呈现两个或更多个替代术语的任何转折性词语或短语涵盖包含所述术语中的一个、所述术语中的任一个或这两个术语
的可能性。举例来说，短语“a或b”将理解为包含“a”或“b”或“a和b”的可能性。
161.此外，术语“第一”、“第二”、“第三”等的使用在本文中不一定用于意味着元件的具体次序或数目。一般来说，术语“第一”、“第二”、“第三”等用于作为通用识别符区分不同元件。在不存在术语“第一”、“第二”、“第三”等意味着具体次序的表现的情况下，这些术语不应理解为意味着具体次序。此外，在不存在术语“第一”、“第二”、“第三”等意味着元件的具体数目的表现的情况下，这些术语不应理解为意味着元件的具体数目。
162.上文所描述的和附图中所示出的本公开的实施例并不限制本公开的范围，所述范围涵盖于所附权利要求书和其合法等效物的范围内。任何等效实施例都在本公开的范围内。实际上，除本文中所展示和描述的例如所描述元件的替代适用组合的内容以外，对于所属领域的技术人员来说，本公开的各种修改将根据描述变得显而易见。此类修改和实施例也落入所附权利要求书和等效物的范围内。