半导体存储器、存储器系统及执行并行动作的方法与流程

本实施方式涉及一种半导体存储器。

背景技术：

1、像闪速存储器这样的半导体存储器用于各种电子机器。

技术实现思路

1、[发明要解决的问题]

2、实施方式提供一种能够提高存储器系统的动作特性的半导体存储器。

3、实施方式的半导体存储器包含：第1平面，包含第1存储单元阵列；第2平面，包含第2存储单元阵列；及控制电路，包含保存第1优先级的第1电路及保存第2优先级的第2电路，控制所述第1及第2平面的动作。在并行执行针对所述第1平面的所述第1优先级的第1动作与针对所述第2平面的所述第2优先级的第2动作的情况下，所述控制电路在所述第2优先级高于所述第1优先级时，所述控制电路以所述第1动作内的第1处理的时点不与所述第2动作内的第2处理的时点重叠的方式，控制所述第1处理。

技术特征：

1.一种存储器系统，具备：

2.根据权利要求1所述的存储器系统，

3.根据权利要求1所述的存储器系统，

4.根据权利要求1所述的存储器系统，

5.根据权利要求1所述的存储器系统，其中

6.根据权利要求1所述的存储器系统，其中

7.一种在半导体存储器中执行并行动作的方法，所述半导体存储器包含：存储单元的第1平面、存储单元的第2平面及控制电路，所述控制电路包含：构成为保存于所述第1平面执行的第1动作的第1处理的第1优先级的第1电路及构成为保存于所述第2平面执行的第2动作的第2处理的第2优先级的第2电路，所述方法包含：

8.根据权利要求7所述的方法，进一步包含：

9.根据权利要求7所述的方法，进一步包含：

10.根据权利要求7所述的方法，进一步包含：

11.根据权利要求7所述的方法，进一步包含：

12.一种半导体存储器，具备：

13.根据权利要求12所述的半导体存储器，

14.根据权利要求12所述的半导体存储器，其中

15.根据权利要求14所述的半导体存储器，其中

16.根据权利要求15所述的半导体存储器，

17.根据权利要求16所述的半导体存储器，其中

18.根据权利要求15所述的半导体存储器，

19.根据权利要求12所述的半导体存储器，其中

20.根据权利要求19所述的半导体存储器，其中

21.根据权利要求20所述的半导体存储器，其中

22.根据权利要求12所述的半导体存储器，其中

23.根据权利要求12所述的半导体存储器，其中

24.一种在半导体存储器中执行并行动作的方法，所述半导体存储器包含：第1平面中的包含第1存储单元的第1存储单元阵列、连接到所述第1存储单元的栅极的第1字线、及连接到所述第1存储单元的一端的第1位线；以及第2平面中的包含第2存储单元的第2存储单元阵列、连接到所述第2存储单元的栅极的第2字线、及连接到所述第2存储单元的一端的第2位线，所述方法包含：

25.根据权利要求24所述的方法，

26.根据权利要求24所述的方法，进一步包含：

27.根据权利要求25所述的方法，进一步包含：

28.根据权利要求27所述的方法，

29.根据权利要求28所述的方法，进一步包含：

30.根据权利要求27所述的方法，

31.根据权利要求24所述的方法，其中

技术总结
实施方式提供一种能够提高存储器系统的动作特性的半导体存储器、存储器系统及执行并行动作的方法。实施方式的半导体存储器包含：第1平面，包含第1存储单元阵列；第2平面，包含第2存储单元阵列；及控制电路，包含保存第1优先级的第1电路、及保存第2优先级的第2电路，控制所述第1及第2平面的动作。在并行执行针对所述第1平面的所述第1优先级的第1动作与针对所述第2平面的所述第2优先级的第2动作的情况下，当所述第2优先级高于所述第1优先级时，所述控制电路以所述第1动作内的第1处理的时点不与所述第2动作内的第2处理的时点重叠的方式，控制所述第1处理。

技术研发人员：常盘直哉
受保护的技术使用者：铠侠股份有限公司
技术研发日：
技术公布日：2024/1/14