专利名称：在数据存储元件中读和再存储数据的方法
技术领域：
本发明涉及从数据存储元件中读和再存储数据，具体涉及从铁电随机存取存储器(FERAM)组件(cell)中读和再存储(restore)数据。
非易失数据存储元件的存储密度和功耗在包括便携计算机和个人能信的低功率应用中越来越在变为重要问题。典型地，铁电非易失数据存储元件含有一个电容器和一个开关，该电容器用于以极化存储存储信息，该开关例如是一个双向导通门，用于存取该电容器。当双向导通门例如是一个互补型金属氧化物半导体(CMOS)导通门用以作为一个开关来存取铁电存储器电容器时，数据能被存储和再存储而不劣化降级，因为导通门两端无电压降。然而，在高密度FERAM的设计中，具有单个晶体管的导通门是优选的，因为它比双向导通门使用较少的硅面积。
本领域的技术人员理解，通过单个n沟道绝缘栅场效应晶体管导通门传送的高电平电压降低了等于一个晶体管阈值电压的量值，结果，当在FERAM组件中存储和再存储代表逻辑“1”的高电压时，导致电压降级。类似地，通过单个P沟道绝缘栅场效应晶体管导通门电路传送的低电平电压被降级了等于一个晶体管阈值电压的量值，结果，当在FERAM组件中存储和再存储代表逻辑“0”的低电压时，导致电压降级。导致，在随后的“读取”操作期间，存储器组件不对称地工作，而且从存储器组件提取较少电荷。
用于避免在具有单个晶体管导通门电路的FERAM中数据降级的一种技术是使用字线升压器(Wordline boostrer)。这种技术使用升压器把字线电压(该字线电压是一个阈值电压高于电源电压)施加到导通门电路晶体管的栅极上。较高的栅极电压避免电压降级。但是，每当字线电压被升压，该升压器就消耗功率。况且，升高字线电压需要附加电路，该附加电路占用硅面积。
据此，具有一种能量有效技术用以在具有单个晶体管导通门的非易失存储器组件中读数据和完全地再存储数据是有益的，不使用附加电路实现这种技术也是有益的。
图1示出一种一晶体管加一电容器配置结构的铁电存储器组件的示意图，该配置连接到一个比特线电容器和一个读出放大器上，在根据本发明的第一个实施例的方法中使用；图2示出具有一种两晶体管加两电容器配置结构的铁电存储器组件的示意图，该配置连接到一个比特线电容器、一个互补比特线电容器和一个读出放大器上，在根据本发明的第二个实施例的方法中使用；图3示出根据现有技术实施例的现有技术磁滞回线极化电荷在读过程期间为铁电电容器电压的函数；图4示出根据本发明的实施例磁滞回线的极化电荷在读和写过程期间为铁电电容器电压的函数。
总的来说，本发明提供一种在数据存储元件例如铁电存储器组件中存取数据的方法。更具体地说，本发明提供一种用于在FERAM组件内在“读”操作之后再存储数据的方法。
图1示出一种一晶体管加一电容器配置的铁电存储器组件的示意图。存储器组件10包括一个n沟道绝缘栅场效应晶体管(FET)用以作为开关11，和一个铁电电容器12用以作为具有极化存储的电容器。FET11具有一个栅极，连接到字线14；一个源极，经铁电电容器12连接到板线(plate line)15；和一个漏极，连接到比特线16。请注意，FET的栅极用以作为控制电极，源极和漏极用以作为电流传导电极。字线14把控制信号传送到FET11，板线15把再存储信号传送到铁电电容器12，比特线16传送数据。在存储器元件中使用的字线、板线和比特线已全面地在由Evans和Womack撰写的文章“具有铁电存储器组件的实验的512比特非易失存储器(IEEE杂志，固态电路，Vol.23，No.5.P.1171-1175，1988年10月)中叙述了，并引用在这里作为参考。图1还包括比特线电容器17，连接到比特线16和读出放大器18，在启动时，在读过程期间，读出放大器18读比特线16上的电压并与预定基准电位进行比较。根据在比特线16上的电压和预定基准电位之间的关系确定从存储器组件10读的逻辑值。在存储器组件10内存储的数据逻辑值由铁电电容器12的极化状态来确定。在铁电电容器12的电极上的具有正符号的电位大于铁电电容器12的另一个电极上的电位时，铁电电容器12两端的电压规定为正的。当铁电电容器12的电极上具有正符号的电荷为正的时候，铁电电容器12电荷的极性规定为正的。
图2示出具有两晶体管加两电容配置的铁电存储器组件20的示意图。存储器组件20包括两个n沟道绝缘栅场效应晶体管21和21′和两个铁电电容器22和22′。FET21的栅极和FET21′的栅极连接到字线24。FET21的源极和FET21′的源极分别经过铁电电容器22和铁电电容器22′连接到板线25。FET21的漏极和FET21′的漏极分别连接到比特线26和互补比特线26′。图2还包括比特线电容器27，连接到比特线26和读出放大器28的第一电路。同样地，互补比特线电容器27′连接到互补比特线26′和读出放大器28的第二电路。铁电电容器22的极化状态决定在存储器组件20内存储的数据的逻辑值。铁电电容器22′的极化状态与铁电电容器22的极化状态相反，并且确定数据的互补逻辑值。在铁电电容器22的电极具有正符号的电位高于在铁电电容器22的另一个电极上的电位时，铁电电容器22两端的电压规定为正的。当具有正符号的铁电电容器22的电极上的电荷是正的时候，铁电电容器22的电荷极性规定为正的。当在具有正符号的铁电电容器22′的电极上的电位高于铁电电容器22′的另一个电极上的电位时，铁电电容器22′两端的电压规定为正的。当具有正符号的铁电电容器22′的电极上的电荷是正的时候，铁电电容器22′的电荷极性规定为正的。
图3示出现有技术的磁滞回线40的极化电荷(Q)在读过程期间为铁电电容器的电压(V)的函数。当存储数据的存储器组件的铁电电容器两端是零电压时，铁电电容器是以下两种极化状态之一逻辑“1”极化状态41或逻辑“0”极化状态48。在一个例子中，图1的存储器组件10内铁电电容器的状态遵从磁滞回线40。如果逻辑“1”存储在存储器组件10内，铁电电容容器12是极化状态41。如果逻辑“0”存储在存储器组件10中，铁电电容器12是在极化状态48。在另一个例子中，图2的存储器组件20的铁电电容器22和22′的状态遵从磁滞回线40。如果逻辑“1”存储在存储器组件20，则铁电电容器22是在极化状态41和铁电电容器22′是在极化状态48。如果逻辑“0”存储在存储器组件20，则铁电电容器22是在极化状态48和铁电电容器22′是在极化状态41。
根据使用图1的存储器组件10的例子，在执行“读”命令之前，字线14、板线15和比特线16被置于地电压电平。FET11是在非导通状态而且铁电电容器12与比特线16隔离。铁电电容器12两端的电压是零。如果逻辑“0”存储在存储器组件10中，则铁电电容器12是在极化状态41。根据图3的使用磁滞回线40的现有技术实施例，“读”操作包括如下步骤1)比特线16与比特线电压信号隔离，即比特线16是浮动的。字线14上的电压和在板线15上的电压例如增长到电源电压(VDD)的电压电平。FET11是处于导通状态并且把电容器12耦合到比特线16。由板线15上的电压在铁电电容器12建立的电场是与其初始极化电场方向相反。电场解除极化铁电电容器12，而且可能在相反方向极化铁电电容器12，这取决于铁电电容器12的容量与比特线电容器17的容量之比。从铁电电容器12提取的极化电荷为比特线电容器17充电并且升高比特线16上的电压。这时铁电电容器12是提取状态42。从铁电电容器12提取大量电荷并放置在比特电容器17上，读电荷等于提取状态42和极化状态41之间极化电荷之差值。传送到比特线电容器17的电荷提高比特线16的电压至高电压电平。
2)使读出放大器18工作，读比特线16上的高电压电平，然后提高比特线16的电压至VDD，产生从存储器组件10读取逻辑“1”。铁电电容器12这时是中间状态43。
3)板线15被置于地电平并且比特线16的高电压以其原始极化方向极化铁电电容器12。当FET11的源极上的电压小于FET11的栅极的电压，其量值等于FET11的阈值电压时，FET11变为非导通的。在铁电电容器12两端电压比-VDD负得少些，其量值等于FET11的阈值电压并且铁电电容器12是负充电状态44。
4)铁电电容器12通过接地的字线14与比特线16隔离，即FET11关闭。因为铁电电容器12漏电，故铁电电容器12的状态从负充电状态44至降级的逻辑“1”极化状态46。
在随后的“读”操作中，当提高字线14和板线15的电压至VDD时，铁电电容器12为初始地降级极化状态46。避免这种逻辑信号质量降级的一种解决方案是使用升压器，来提高字线14的电压到比VDD大得等于FET11阈值电压的一个量值。这样，FET11保持导通，直到铁电电容器12两端电压达到VDD。代之以停止在负充电状态44，铁电电容器12的状态从状态43改变到饱和状态45，其中铁电电容器12两端的电压状态是-VDD。在铁电电容器12由接地字线14使之与比特线16隔离时，铁电电容器12从饱和状态改变为极化状态41，因为从铁电电容器12漏电。因此，逻辑“1”再存储而不降级。但是，每当字线14被升压，升压器都消耗功率。此外，提高字线14电压要求外部电路和附加硅面积。在便携式电子应用中，功率和硅面积是宝贵的，因而附加功率消耗或硅面积是不希望的。
图4示出根据本发明实施例的磁滞回线极化电荷(Q)在读和写过程期间为铁电电容器的电压(V)的函数。当在具有存储数据的存储器组件内铁电电容器两端是零电压时是三个极化状态之一逻辑“1”极化状态52，不对称逻辑“1”极化状态53或逻辑“0”极化状态62。在一个例子中，图1的存储器组件10的铁电电容器12的状态遵从磁滞回线50。如果逻辑“1”存储在存储器组件10中，铁电电容器12处在状态52或状态53 。如果逻辑“0”存储在存储器组件10中，铁电电容器12处在状态62。在另一个例子中，图2的存储器组件20中的铁电电容器22和22′的状态遵从磁滞回线50。如果逻辑“1”存储在存储器组件20中，铁电电容器22处在状态52或状态53，而铁电电容器22′处在状态62。如果逻辑“0”存储在存储器组件20中，铁电电容器22处在状态62，而铁电电容器22′处在状态52或状态53。根据本发明的各种实施例，当从存储器组件读逻辑“1”数据时，基本上相等的电荷量从比特线电容器传送到铁电电容器，而不管铁电电容器是处在状态52还是处在状态53。因此，当铁电电容器处在状态53时，存储器组件内数据质量与当铁电电容器处在状态52时的数据质量一样好。
根据图1的使用组件10的例子，在执行“读”命令或“写”命令之前，字线14和板线15处在地电压电平。FET11处在非导通状态。铁电电容器12与比特线16隔离，而且铁电电容器12两端的电压是零。根据本发明的第一个实施例，使用图4的磁滞回线50，当存储器组件10存储逻辑“1”和铁电电容器12是处在逻辑“1”极化状态52时，“读”操作包括如下步骤1)通过把充电电压例如电源电压VDD施加到比特线16上使预定电荷量被放置在比特线电容器17上。比特线16与比特线电压信号隔离，亦即比特线16是浮动的。
2)将控制信号例如电源电压VDD施加到字线14上，导致FET11被转换为导通状态。铁电电容器12经FET11耦合到比特线电容器17。铁电电容器12和比特线电容器17共用最初存储在比特线电容器17中的电荷。因为从比特线电容器17传送到铁电电容器12的电荷极性与在铁电电容器12中极化的极性相同，最初处在状态52，故传送的电荷进一步极化铁电电容器12并改变铁电电容器12的状态，从状态52改变为中间状态54。等于中间状态54和状态52之间极性电荷差的少量电荷从比特线电容器17传送到铁电电容器12。从比特线电容器17转移的少量电荷在比特线16上产生小的压降。比特线16上的电压仍然大于预定基准电位。
3)读出放大器18被启动，比特线16上的电压与预定基准电位比较，然后把数据值电压例如VDD施加到比特线16上，导致从存储器组件10读逻辑“1”。铁电电容器12的状态改变为提取状态56，当其源极电压达到比字线14上的电压少了等于FET11的阈值电压的量值时，FET11变为非导通。铁电电容器12两端的电压这时比-VDD负得小些等于FET11的阈值量值。
4)通过字线14接地来关闭FET11，导致铁电电容器12与比特线16隔离。铁电电容器12的状态从状态56改变为状态52，因为铁电电容器12漏电。如果在FET11关闭前板线15和比特线16都接地，则铁电电容器12两端电压变为零，并且铁电电容器12改变为状态52，在两种情况下，都在存储器组件10内存储逻辑“1”。
在板线15和比特线16接地之前，在FET11关闭的读过程之后，在铁电电容器12完成其从状态56到状态52的过渡之前，可开始存储器组件10的随后读过程。在这种情况下，维持铁电电容器12上电荷极性与从比特线电容器17传送到铁电电容器12的电荷极性相同。因此，从比特线电容器17传送较少电荷量至铁电电容器12，这在比特线16上产生与铁电电容器12处在状态52的情况相比较是较少的压降。在比特线16上的较小压降把一个加强的逻辑“1”信号传送到读出放大器18。
根据使用图4的磁滞回线50的本发明的第一个实施例，当存储器组件10存储逻辑“1”和铁电电容器12处在不对称逻辑“1”极化状态53时，“读”操作包括如下步骤1)通过施加充电电压例如电源电压VDD至比特线16，在比特线电容器17上放置预定量的电荷。然后比特线16与比特线电压信号隔离，即比特线16是浮动的。
2)控制信号例如电源电压VDD施加到字线14，导致FET11转换为导通状态。铁电电容器12经FET11耦合到比特线电容器17。铁电电容器12和比特线电容器12共用初始存储在比特线电容器17的电荷。因为从比特线电容器17传送至铁电电容器12的电荷极性与铁电电容器12极化的极性相同，故铁电电容器12初始地处在状态53。传送的电荷进一步极化铁电电容器12和改变铁电电容器12的状态从状态53到不对称的中间状态55，如图所示。等于中间状态55与状态53的之间极化电荷之差的小量电荷从比特线电容器17传送到铁电电容器12。从比特线电容器17转移的小量电荷在比特线16上产生小的压降。在比特线16上的电压仍高于预定基准电位。
3)读出放大器18被启动，比特线16上的电压与预定基准电位比较，然后施加数据值电压例如VDD到比特线16，导致从存储器组件10读取逻辑“1”。铁电电容器12的状态改变为提取状态57，当其源极电压达到比字线14上的电压小了等于FET11的阈值电压的量值时，FET11变为非导通。铁电电容器12两端的电压比-VDD负得少些等于FET11的阈值量值。
4)通过字线14接地使FET11被关闭，导致铁电电容器12与比特线16隔离。铁电电容器12的状态从状态57改变为状态53，因为铁电电容器12漏电。如果在FET11关闭前板线15和比特线16都接地，则铁电电容器12两端电压变为零，并且铁电电容器12改变为状态53。在两种情况下，在存储器组件10内存储逻辑“1”。
在读过程之后，在板线15和比特线16接地之前，FET11关闭，在铁电电容器12完成其从状态57至状态53的过渡之前，可开始存储器组件10的随后读过程。在这种情况下，维持铁电电容器12上电荷极性与从比特线电容器17传送到铁电电容器12的电荷极性相同。因此，从比特线电容器17至铁电电容器12传送较少电荷量，这与铁电电容器12处在状态53的情况相比较，在比特线16上产生较小的压降。在比特线16上的较小压降使增强的逻辑“1”信号传送至读出放大器18。
根据使用图4的磁滞回线50的本发明的第一实施例，当存储器组件10存储逻辑“0”和铁电电容器12处在逻辑“0”极化状态62时，“读”操作包括如下步骤1)通过施加充电电压例如电源电压VDD至比特线16，在比特线电容器17上放置预定量电荷。然后比特线16与比特线电压信号隔离，即比特线16是浮动的。
2)控制信号例如电源电压VDD施加到字线14，导致FET11转换为导通状态。铁电电容器12经FET11耦合到比特线电容器17。铁电电容器12和比特线电容器12共用初始存储在比特线电容器17的电荷。因比特线电容器17传送到铁电电容器12的电荷极性与铁电电容器12极化的极性相反，故铁电电容器12初始地处在状态62，传送的电荷去极化铁电电容器12并可以相反方向极化铁电电容器12，这取决于比特线电容器17的容量与铁电电容器12容量的比值。铁电电容器12的状态从状态62改变为中间状态64。等于中间状态64和状态62之间极化电荷差的大量电荷从比特线电容器17传送到铁电电容器12。从比特线电容器17转移的大量电荷导致在比特线16上产生大的压降。在比特线16上的电压这时是低于预定的基准电位。
3)读出放大器18被启动，比特线16上的电压与预定基准电位比较，然后降低比特线16上的电压到地电压电平，导致从存储器组件10中读出的是逻辑“0”。铁电电容器12两端的电压是零，而且铁电电容器12的状态改变为中间状态66。
4)再存储信号例如电源电压VDD被施加到板线15。铁电电容器12两端的电压是VDD并且铁电电容器12的状态改变为中间状态68。
5)通过把字线14接地使FET11关闭，导致铁电电容器12与比特线16隔离。铁电电容器12的状态从状态68改变为状态62，因为铁电电容器12漏电。如果在关闭FET11之前板线15和比特线16二者接地，铁电电容器12两端的电压变为零并且铁电电容器12的状态变为状态62。在两种情况下，在存储器组件11内再存储逻辑“0”。
在读过程之后，在板线15和比特线16接地之前FET11关闭。在铁电电容器12完成其从状态68至状态62的过渡之前，可开始存储器组件10的随后读过程。在这种情况下，维持铁电电容器12上电荷极性与从比特线电容器17传送到铁电电容器12的电荷极性相反。因此，从比特线电容器17传送大量电荷到铁电电容器12，导致在比特线16与在铁电电容器12处在状态62的情况下产生较大的电压降。在比特线16上的较大电压降使增强的逻辑“1”信号传送至读出放大器18。
根据使用图4的磁滞回线50的本发明的第一实施例，在存储器组件10内存储逻辑“1”的“写”操作包括如下步骤1)在比特线16上的电压提高到例如VDD，它代表逻辑“1”。
2)控制信号例如电源电压VDD被施加到字线14，导致FET11转换到导通状态。铁电电容器12经FET11耦合到比特线电容器17，在其源电极上的电压达到比字线14上的电压小了等于FET11的阈值电压的量值时，FET11变为不导通。铁电电容器12两端的电压比-VDD负得少些等于FET11的一个阈值的量值。如果铁电电容器12初始地在状态52，则铁电电容器12的状态改变到状态56，或如果铁电电容器12初始地处在状态53或状态62则改变到状态57。
3)通过字线14接地使FET11关闭，导致铁电电容器12与比特线16隔离。铁电电容器12的状态或是从状态56改变为逻辑“1”极化状态52或是从状态57改变为不对称的逻辑“1”极化状态53，因为铁电电容器12漏电。如果在FET11关闭之前板线15和比特线16二者接地，铁电电容器12两端的电压变为零而且铁电电容器12的状态或者从状态56改变为状态52或者从状态57变为状态53。在两种情况下，在存储器组件10存储逻辑“1”。
根据使用图4的磁滞回线50的本发明的第一实施例，在存储器组件10中存储逻辑“0”的“写”操作包括如下步骤1)在比特线16上的电压降低到代表逻辑“0”的接地电压电平。
2)控制信号例如电源电压VDD施加到字线14，导致FET11转换为导通状态。铁电电容器12经FET11耦合到比特线电容器17。铁电电容器12两端的电压是零并且铁电电容器12保持其初始状态。
3)在板线15上的电压提高到VDD，铁电电容器12两端的电压这时是VDD，而且不管铁电电容器12的初始状态，铁电电容器12的状态都改变为状态68。
4)通过字线14接地使FET11关闭，导致铁电电容器12与比特线16隔离。铁电电容器12从状态68改变为逻辑“0”极化状态62，因为铁电电容器12漏电。在FET11关闭之前，如板线15和比特线16二者接地，铁电电容器12两端电压变为零，而且铁电电容器12的状态从状态68改变为状态62。在两种情况下，在存储器组件10内存储逻辑“0”。
根据使用图2的存储器组件20的例子，在“读”命令或“写”命令执行之前，字线24和板线25被置于地电压电平。FET21和FET21 ′是不导通的。铁电电容器22和铁电电容器22′分别与比特线26和互补的比特线26′隔离。在铁电电容器22和22′两端的电压是零。
根据使用磁滞回线50的本发明的第二实施例，当存储器组件20用处于逻辑“1”极化状态52的铁电电容器22和处于逻辑“0”极化状态62的铁电电容器22′存储逻辑“1”，“读”操作包括如下步骤1)通过施加充电电压例如电源电压VDD到比特线26和互补比特线26′，预定电荷量被放置在比特线电容器27和互补比特线电容器27′。比特线26和互补比特线26′与比特线电压信号隔离，即比特线26和互补比特线26′是浮动的。
2)控制信号例如电源电压VDD被施加到字线24，导致FET21和FET21′是导通的。铁电电容器22和铁电电容器22′分别经FET21耦合到比特线电容器27和经过FET21′耦合到互补比特线电容器27′。铁电电容器22和比特线电容器27共用初始存储在比特线电容器27的电荷。因为从比特线电容器27传送到铁电电容器22的电荷极性与在铁电电容器22极化的极性相同，铁电电容器初始地在状态52，传送的电荷进一步极化铁电电容器22并且改变铁电电容器22的状态从状态52至中间状态54。等于中间状态54和状态52之间极化电荷的差的小电荷量从比特线电容器27传送到铁电电容器22。从比特线电容器27转移的小量电荷在比特线26上产生小电压降。同样，铁电电容器22′和互补比特线电容器27′共用初始存储在互补比特线电容器27′中的电荷。但是，因为从互补比特线电容器27′传送电荷的极性与初始处于状态62的铁电电容器22′极化的极性相反，传送的电荷“去极化”铁电电容器22′，并且可以相反方向极化铁电电容器22′，这取决于互补比特线电容器27′的容量与铁电电容器22′的容量之比值。铁电电容器22′的状态从状态62改变为中间状态64。等于中间状态64和状态62之间极化电荷之差的大量电荷从互补比特线电容器27′传送到铁电电容器22′。从互补比特线电容器27′转移的大量电荷在互补比特线26′上产生大的电压降。这时在比特线26上的电压高于互补比特丝26′上的电压。
3)启动具有连接到比特线26的第一通道和连接到互补比特线26′的第二通道的读出放大器28，在比特线26上的电压与互补比特线26′上的电压进行比较，然后提高比特线26上的电压至VDD，并且降低互补比特线26′的电压至地电压电平，产生从存储器组件20读出的逻辑“1”。铁电电容器22的状态改变为提取状态56，而当在其源极电压达到比字线24电压小了等于FET21阈值电压的量值时，FET21变为不导通。铁电电容器22两端的电压比-VDD少负了等于FET21的阈值的量值。铁电电容器22′的电压是零和铁电电容器22′的状态改变为中间状态66。
4)再存储信号例如电源电压BDD被施加到板线25。因为FET21是不导通的，铁电电容器22保持状态56。这时铁电电容器22′的电压是VDD，并且铁电电容器22′的状态改变为饱和状态68。
5)通过字线24接地，FET21和FET21′被关闭，导致铁电电容器22和铁电电容器22′分别与比特线26和互补比特线26′隔离。铁电电容器22的状态从状态56改变为状态52，因为铁电电容器22漏电。铁电电容器22的状态从状态68改变为状态62，因为铁电电容器22′漏电。如果在FET21和21′关闭之前板线15和比特线16二者接地，则铁电电容器22和22′两端的电压变为零。铁电电容器22的状态从状态56改变为状态52；和铁电电容器22′的状态从状态68改变为状态62。在两种情况下，在存储器组件20再存储逻辑“1”。
在读过程之后，其中在板线25，比特线26和互补比特线26′接地之前FET21和21′被关闭，在铁电电容器22完成其从状态56至状态52过渡之前或在铁电电容器22′完成其从状态68过渡到状态62之前，存储器组件20的随后的读过程可能开始。在这种情况下，在铁电电容器22上保持电荷的极性与从比特线电容器27传送到铁电电容器22的电荷极性相同。因此，小量电荷从比特线电容器27传送到铁电电容器22，导致在比特线26上产生与铁电电容器22处在状态52的情况相比较是较小的压降。在铁电电容器22′上保持电荷的极性与从互补比特线电容器27′传送到铁电电容器22′的电荷极性相反，因此，较大量电荷从互补比特线电容器27′传送到铁电电容器22′，导致在互补比特线26′上产生与在铁电电容器22′处在状态62的情况相比较较大压降。在比特线26上较小的压降或在互补比特线26′上较大的压降使增强的逻辑“1”信号传送至读出放大器28。
根据使用磁滞回线50的本发明的第二实施例，当存储器组件20用处于不对称的逻辑“1”极化状态53的铁电电容器22和处于逻辑“0”极化状态62的铁电电容器22′存储逻辑“1”，“读”操作包括如下步骤1)通过施加充电电压例如电源电压VDD到比特线26和互补比特线26′，预定电荷量被放置在比特线电容器27和互补比特线电容器27′。比特线26和互补比特线26′与比特线电压信号隔离，即比特线26和互补比特线26′是浮动的。
2)控制信号例如电源电压VDD被施加到字线24，导致FET21和FET21′是导通的。铁电电容器22和铁电电容器22′分别经FET21耦合到比特线电容器27和经FET21′耦合到互补比特线电容器27′。铁电电容器22和比特线电容器27共用初始存储在比特线电容器27的电荷。因为从比特线电容器27传送到铁电电容器22的电荷极性与在铁电电容器22极化的极性相同，铁电电容器初始地在状态53，传送的电荷进一步极化铁电电容器22并且改变铁电电容器22的状态从状态52至不对称的中间状态55。等于中间状态55和状态53之间极化电荷的差的小电荷量从比特线电容器27传送到铁电电容器22。从比特线电容器27转移的小量电荷在比特线26上产生小电压降。同样，铁电电容器22′和互补比特线电容器27′共用初始存储在互补比特线电容器27′中的电荷。但是，因为从互补比特线电容器27′传送电荷的极性与初始处于状态62的铁电电容器22′极化的极性相反，传送的电荷“去极化”铁电电容器22′，并且可以相反方向极化铁电电容器22′，这取决于互补比特线电容器27′的容量与铁电电容器22′的容量之比值。铁电电容器22′的状态从状态62改变为中间状态64。等于中间状态64和状态62之间极化电荷之差的大量电荷从互补比特线电容器27′传送到铁电电容器22′。从互补比特线电容器27′转移的大量电荷在互补比特线26′上产生大的电压降。这时在比特线26上的电压高于互补比特线26′上的电压。
3)启动具有连接到比特线26的第一通道和连接到互补比特线26′的第二通道的读出放大器28，在比特线26上的电压与互补比特线26′上的电压进行比较，然后提高比特线26上的电压至VDD，并且降低互补比特线26′的电压至地电压电平，产生从存储器组件20读出的逻辑“1”。铁电电容器22的状态改变为提取状态57，当在其源极电压达到比其栅极电压小了等于FET21阈值电压的量值时，FET21变为不导通。铁电电容器22两端的电压比-VDD负了等于FET21的阈值的量值。铁电电容器22’的电压是零和铁电电容器22′的状态改变为中间状态66。
4)再存储信号例如电源电压VDD被施加到板线25。因为FET21是不导通的，铁电电容器22保持状态57，这时铁电电容器22′的电压是VDD，并且铁电电容器22′的状态改变为饱和状态68。
5)通过字线24接地，FET21和FET21′被关闭，导致铁电电容器22和铁电电容器22′分别与比特线26和互补比特线26隔离。铁电电容器22的状态从状态57改变为状态53，因为铁电电容器22漏电。铁电电容器22的状态从状态68改变为状态62，因为铁电电容器22′漏电。如果在FET21和21′关闭之前板线15和比特线16二者接地，则铁电电容器22和22’两端的电压变为零。铁电电容器22的状态从状态57改变为状态53，和铁电电容器22′的状态从状态68改变为状态62。在两种情况下，在存储器组件20再存储逻辑“1”。
在读过程之后，其中在板线25、比特线26和互补比特线26′接地之前FET21和21′被关闭，在铁电电容器22完成其从状态57至状态53过渡之前或在铁电电容器22′完成其从状态68过渡到状态62之前，存储器组件20的随后的读过程可开始。在这种情况下，铁电电容器22上保持电荷的极性与从比特线电容器27传送到铁电电容器22的电荷极性相同。因此，小量电荷从比特线电容器27传送到铁电电容器22，导致在比特线26上产生与铁电电容器22处在状态53的情况相比较是较小的压降。在铁电电容器22′上保持电荷的极性与从互补比特线电容器27′传送到铁电电容器22′的电荷极性相反。因此，较大量电荷从互补比特线电容器27′传送到铁电电容器22′，导致在互补比特线26′上产生与在铁电电容器22′处在状态62的情况相比较是较大压降。在比特线26上较小的压降或在互补比特线26′上较大的压降使增强的逻辑“1”信号传送至读出放大器28。
根据使用图4中的磁滞回线50的本发明的第二实施例，当图2的存储器组件20存储逻辑“0”时，“读”操作包括类似于当存储器组件20存储逻辑“1”的读操作的步骤。应当注意，在从存储器组件20读逻辑“0”的过程期间，比特线26上的电压被降低到地电压电平和当读出放大器被启动时，互补比特线26′上的电压提高到VDD。还应当注意，当在存储器组件20内存储逻辑“0”时，铁电电容器20初始地处于逻辑“0”极化状态62，而且在读过程期间，其状态从状态62通过中间状态64，中间状态66和饱和状态68返回到状态62。另一方面，铁电电容器22′在读过程期间初始地或是在逻辑“1”极化状态52，和其状态从状态52变化，通过中间状态54和提取状态56返回到状态52，或是在读过程期间初始地处在不对称逻辑“1”极化状态53和其状态从状态53变化，通过不对称中间状态55和不对称提取状态57返回到状态53。
根据本发明的第二实施例，把逻辑“1”存储到图2的存储器组件20的写操作包括如下步骤1)在比特线26的电压提高到VDD，VDD代表逻辑“1”。互补比特线26′上的电压降低到地电压电平，该电平代表逻辑“1”的互补值。
2)将控制信号例如电源电压VDD施加到字线24，导致FET21和FET21′变为导通，铁电电容器22经FET21变为耦合到比特线26，和铁电电容器22′经FET21′变为耦合到互补比特线26′。当在其源极电压达到的值比字线24上的电压小了等于FET21的阈值的量值时，FET21变为不导通。铁电电容器22两端的电压比-VDD少负了等于FET21阈值电压的量值。如果铁电电容器22初始地处在状态52铁电电容器22的状态改变为状态56，或者如果铁电电容器22初始地处在状态53或状态62改变为状态57。铁电电容器22′两端的电压是零并且铁电电容器22′保持其初始状态。
3)板线25上的电压提高到VDD。因为FET21是不导通的，铁电电容器22与比特线26隔离，并且保持在状态56或是状态57。这时在铁电电容器22′两端的电压是VDD，和铁电电容器22′的状态改变至状态68，不管铁电电容器22′的初始状态。
4)通过字线24接地使FET21和FET21′被关闭。铁电电容器22和铁电电容器22′分别与比特线26和互补比特线26′隔离。铁电电容器22或是从状态56改变到逻辑“1”极化状态52或从状态57改变到不对称的逻辑“1”极化状态53，因为铁电电容器22漏电。铁电电容器22′从状态68改变为逻辑“0”极化状态62，因为铁电电容器22′漏电。因此，逻辑“1”存储在存储器组件20。
根据本发明的第二个实施例，存储逻辑“0”到图2的存储器组件20的“写”操作包括类似于存储逻辑“1”到存储器组件20的“写”操作的步骤。应当注意到，当写逻辑“0”写到存储器组件20时，比特线26的电压降低到地电压电平，该电平代表逻辑“0”，而互补比特线26’的电压提高到VDD，该电压代表逻辑“0”的互补值，因为，铁电电容器22的状态，不考虑初始状态，经饱和状态68改变为逻辑“0”极化状态。铁电电容器22′的状态或者是经状态56改变到逻辑“1”极化状态52或者经状态57改变到不对称逻辑“1”极化状态53，如果铁电电容器22′初始处在状态53或状态62。
现在可以理解，现已提供了一种在非易失存储器组件中读和再存储数据的方法。该方法从具有单个晶体管导通栅极的非易失存储器组件中读数据和在非易失存储器组件中完全地再存储数据，而不使用如字线升压技术。该方法提供对现有技术的一种能量效率替代方案。本发明无需字线升压器把数据写到存储器组件中。因此，与现有技术相比较使用根据本发明的方法，还简化电路和节省硅面积。
权利要求
1.一种在数据存储组件(10)中读和恢复数据的方法，其特征在于，包括以下步骤提供具有一个开关(11)和一个具有极性保持的电容器(12)，其中该开关(11)具有一个控制电极，用于耦合接收控制信号，一个第一电流导通电极，用于经具有极性保持的电容器耦合接收恢复的信号，和一个第二电流导通电极，用于耦合发送数据；提供数据存储组件(10)的数据；开关(11)置于不导通状态；经具有极化保持的电容器(12)把第一恢复信号施加到开关(11)的第一电流导通电极上；把充电电压施加到开关(11)的第二电流导通电极上；除掉加到开关(11)的第二电流导通电极的充电电压；开关(11)置于导通状态；响应在开关(11)的第二当前导通电极上的电压，施加数据值电压到开关(11)的第二当前导通的电极，以便从数据存储组件(10)读数据；经过具有极化保持(12)的电容把第二恢复信号施加到开关(11)的第一当前导通电极上；和开关(11)置于不导通状态，以便在数据存储组件(10)中恢复数据。
2.根据权利要求1的方法，其特征在于，提供数据存储组件(10)的数据的步骤包括以下步骤经具有极化保持的电容器(12)把第一恢复信号施加到开关(11)的第一当前导通电极；把数据存储电压施加到开关(11)的第二当前导通电极上；和开关(11)置于不导通状态，以便在数据存储组件(10)中存储数据。
3.一种在铁电存储器组件(10)中读和恢复数据的方法，其特征在于，包括以下步骤提供铁电存储器组件(10)，该铁电存储器组件(10)具有一个字线(14)、一个板线(15)、一个比特线(16)、一个场效应晶体管(11)和一个铁电电容器(12)，其中场效应晶体管(11)具有一个栅极，连接到字线(14)上，一个源极，经铁电电容器(12)连接到板线(15)上，和一个漏极，连接到比特线(16)；把数据写到铁电存储器组件(10)中，场效应晶体管(11)置于不导通状态；把第一恢复信号施加到板线(15)上；充电比特线(16)；场效应晶体管(11)置于导通状态；响应于比特线(16)上的电位，把数据值电压施加到比特线(16)上，以便从铁电存储器组件(10)读数据；把第二恢复信号施加到板线(15)上；和场效应晶体管(11)置于不导通状态，以便在铁电存储器组件(10)中恢复数据。
4.根据权利要求3的方法，其特征在于，施加第一恢复信号的步骤包括把地电压施加到板线(15)上的步骤。
5.根据权利要求3的方法，其特征在于，施加第二恢复信号的步骤包括把电源电压施加到板线(15)上的步骤。
6.根据权利要求3的方法，其特征在于，充电比特线(16)的步骤包括以下步骤把充电电压施加到比特线(16)上；和除掉施加到比特线(16)的充电电压。
7.根据权利要求3的方法，其特征在于，响应比特线(16)的电位，把数据值电压施加到比特线(16)上的步骤包括以下步骤提供预定的基准电位；响应低于预定基准电位的比特线(16)上的电位，把地电压施加到比特线(16)上；和响应高于预定基准电位的比特线(16)上的电位，把电源电压施加到比特线(16)上。
8.一种用以在铁电电容器组件(20)中读和恢复数据的方法，其特征在于，包括以下步骤提供铁电存储器组件(20)，该组件包括字线(24)、板线(25)、比特线(26)、互补比特线(26′)、第一场效应晶体管(21)、第二场效应晶体管(21′)、第一铁电电容器(22)和第二铁电电容器(22′)，其中第一场效应晶体管(21)的栅极和第二场效应晶体管(21′)的栅极连接到字线(24)，第一场效应晶体管(21)的源极和第二场效应晶体管(21′)的源极分别经过第一铁电电容器(22)和第二铁电电容器(22′)连接到板线(25)上，第一场效应晶体管(21)的漏极和第二场效应晶体管(21′)的漏极分别连接到比特线(26)和互补比特线(26′)上；把数据写到铁电存储器组件(20)；第一和第二场效应晶体管(21，21′)置于不导通状态；把第一恢复信号施加到板线(25)上；充电比特线(26)和互补比特线(26′)第一和第二场效应晶体管(21，21′)置于导通状态；响应于比特线(26)上的电位高于互补特比线(26′)上的电位，把第一数据值电压施加到比特线(26)和施加第二数据值电压至互补比特线(26′)，以便从铁电存储器组件(20)读第一逻辑值；响应于比特线(26)上的电位低于互补比特线(26′)上的电位，把第二数据值电压施加到比特线(26)上和把第一数据值电压施加到互补比特线(26′)上，以便从铁电存储器组件(20)读出互补第一逻辑值的第二逻辑值；把第二恢复信号施加到板线(25)上；和第一和第二场效应晶体管(21，21′)置于不导通状态，以便恢复在铁电存储器组件(20)中的数据。
9.根据权利要求8的方法，其特征在于，充电比特线(26)和互补比特线(26′)的步骤包括以下步骤把充电电压施加到比特线(26)和互补比特线(26′)上；和除掉施加到比特线(26)和互补比特线(26′)的充电电压。
10.根据权利要求8的方法，其特征在于，响应于比特线(26)的电位高于互补比特线(26′)的电位，把第一数据值电压施加到比特线(26)上和把第二数据值电压施加到互补比特线(26′)上的步骤包括把电源电压施加到比特线(26)和把地电压施加到互补比特线(26′)上的步骤。
全文摘要
FERAM(10)包括FET(11)和铁电电容器(12)，该FET的栅极连接到字线(14)，源极经铁电电容器(12)连接到板线(15)和漏极连接到比特线(16)。读过程以比特线(17)上放置预定电荷量开始，FET接通后对铁电电容器充电，在比特线上产生由FERAM存储的数据确定的电压降。读出放大器(18)根据从FERAM读的数据调整比特线电压。板线上施加电压关闭FET把数据再存储到FERAM中。
文档编号G11C11/22GK1157458SQ9611141
公开日1997年8月20日 申请日期1996年8月23日 优先权日1995年8月31日
发明者吉德·D·泰 申请人:摩托罗拉公司