专利名称：改进的动态存取存储器均衡器电路和均衡方法
技术领域：
本发明涉及动态随机存取存储器电路，特别涉及在动态随机存取存储器电路中的均衡电路。
动态随机存取存储器(DRAM)电路是已知的。在DRAM电路中，可以有百万个甚至亿万个存储器单元。通常把这些存储器单元分组成多个存储器阵列，每个阵列中包括DRAM电路的存储器单元总数的一子组(subset)。例如，256MB(兆位)的DRAM单元可以有256个阵列，每一个阵列大致有1MBDRAM单元。阵列可以排列成行和列，例如在一个实例中为32×8个。
为便于存取，每个阵列中的存储器单元也排成行和列。之后，用多个位线和字线从每个存储器单元读出和/或写入。尽管位线或可以是垂直方向或可以是水平方向，但为了便于说明，使位线按垂直方向经过，字线按垂直于位线方向设置。
存储器单元的一列通常接到一对位线上。在DRAM的有效循环中，可经位线把信息写入单元或从单元读出。位线通常是互补的，在读或写期间，一个位线为低电平，另一个位线为高电平。例如，如果DRAM在3V工作时，在给定的有效循环中，通常位线上的电压是0V和3V。
在无效循环中，位线预充电是为下一个有效循环作准备。预充电使在一对位线上的电压均衡到预定电压电平，通常它约是“高”电压电平的1/2。用以上实例，在一对位线上的电压可预充电到例如1.5V，以备下一个有效循环。
为便于说明，
图1展示出一个现有技术的对位线预充电用的均衡器电路100。如图示，该电路耦合到来自阵列104的位线102a和102b。如上所述，位线102a和102b是互补的。在无效循环中，导体106上的信号EQ接到开关108(通常是一个n-FET器件)上，使位线102a和102b一起短路，从而使其上的电压基本上均衡。同一信号EQ也接到开关110上(它通常是耦合到位线102a上的一个n-FET器件)给位线102a供给预充电的电位电平VBLEQ。同一信号EQ也加到通常是与位线102b耦合的n-FET器件的开关112上，给位线102b供给预充电的电位电平VBLEQ。同时把信号加到三个开关108、110和102上，使位线102a和102b上的电压均衡、并在DRAM无效循环期间预充电到预充电电位电平VBLEQ。由于三个开关108，110和112分享位线均衡，因此，这里把它们叫做三均衡开关。
预充电电位电平VBLEQ经任选电流限制开关114供给所述的开关110和112。开关114通常是其栅和源耦合在一起的n-FET耗尽型器件。因此，开关114通常是导通(“on”)的，VBLEQ总是供给开关110和112(如上所述，位线本身不接收VBLEQ直至开关110和112导通为止)。如果单元的一列有缺陷(例如，不论是位线102a或102b被短路接地)，开关114可防止VBLEQ过量漏泄而出现的故障，而且，不会使整个DRAM出现同样的故障。用标准的置换方法通过单元的冗余列置换有故障的单元列。
图2是图1中均衡器电路100的布图，它包括位线102a和102b。图2中示出了三个层金属层，多晶硅层和有源层。金属层用来构成字线和一些互连线。金属层位于多晶硅层上，用介质层使它们绝缘。多晶硅层用来构成开关的栅并给一些开关之间提供导电。多晶硅层在某些位置覆盖在下的有源层以形成n-FET开关。图2所示器件的功能更充分的说明如下。
图1中的信号EQ供给金属线200。通过接点202，信号EQ还供给多晶硅导体204。多晶硅导体204提供由多晶硅导体204覆盖在下的有源层206上所形成的开关的栅。当多晶硅导体204在多处覆盖有源层206时，则形成多个开关。
图1所示开关108形成在覆盖有源区206a和206b上的多晶硅区204a处。如图2所示，多晶硅区204a位于T形多晶硅栅部分204TA的垂直部分。图1所示开关110形成在多晶硅区204b覆盖有源区206c和206d处。如图2所示，多晶硅区204b位于T形多晶硅栅部分204TA的水平部分。图1所示开关112形成在多晶硅区204c覆盖有源区206e和206f处。如图2所示，多晶硅区204b位于T形多晶硅栅部分204TA的其它水平部分中。多晶硅导体204的多晶硅区204a，204b和204c构成开关108，110，和112的T形多晶硅栅部分204TA。为便于查阅，这里的多晶硅导体称作T形多晶硅栅部分204TA，它与相邻的位线对的T形多晶硅栅部分204TB不同。
开关108的有源区206a经接点220耦合到位线102a。开关108的有源区206b经接点222耦合到位线102b。当EQ信号出现在多晶硅导体204(和多晶硅区204a)上时，在开关108的有源区206a与206b之间构成了导电沟道，由此，按参照图1所述的方式使位线102a和102b同时短路。
多晶硅导体204上出现的信号EQ也会使同样的信号出现在多晶硅区204b上，由此，在有源区206c与206d之间构成导电沟道，即，开关110导通。同样，出现在多晶硅导体204上的EQ信号也会使同样的信号出现在多晶硅区204c上，由此，使有源区206e与206f之间形成导电沟道，即，开关112导通。
在同一有源区层中的有源区206e和206d互连。该互连表示图1中的连接件120，即，把开关110和112(经开关114)连接到VBLEQ的连接件。图2中，该互连是接到开关114的有源区206g。多晶硅线230的多晶硅栅区230a用作开关114的栅。该多晶硅层230经接点234也连接到金属线232，它再经接点236a和236b依次接到有源区206d/206e的互连线。因此，金属线232按图1所示方式把开关114的栅接到它的源。通常，该源到栅互连使开关114保持导通，即，允许在开关114的有源区206g与206h之间存在导电沟道。
有源区206h在有源区层中连接到承载VBLEQ信号的金属240。因此，VBLEQ信号从金属204经开关114供给开关110和112。本领域的技术人员会很容易理解图1的图形构件与图2的布图之间的对应部分。
图2中，构成均衡电路所需的区域大致在由X和Y箭头所划定的区域内。在典型的256MB DRAM中，例如，每个阵列中可以高达4000位线对。为了使构成均衡器电路的区域尽可能最大，设计者使位线对交错设置。用交错的办法，可使奇数位线对与例如阵列上边缘处设置的均衡器电路相等，而偶数位线对与例如阵列下边缘处设置的均衡器电路相等。
图3是为说明该交错概念的假想阵列300。在阵列300中，从上边缘320伸出的奇数位线对301和303等于均衡器带326中设置的均衡器电路322和324。同样，从下边缘350伸出的偶数位线对302和304等于均衡器带356中设置的均衡器电路352和354。与所有位线简单地从阵列300的边缘320和350中的一个伸出相比，使位线交错可以有更大的面积用于构成均衡器带中的均衡器电路，例如均衡器电路322、324、352或354。
再参见图2，发现均衡器电路的X尺寸通常是由制造阵列中的存储器单元使用的设计准则尺度而预先确定的。而且，当阵列设计准则改变时，位线隔得很近，则使能构成均衡器电路的面积减小。例如，当阵列中的设计准则尺度从0.25μm变成0.175μm时，例如，在1GB(千兆位)DRAM电路中，构成每个均衡器电路所允许的X尺寸可减到例如只有0.5μm。
尽管阵列中的设计准则尺度可以缩小，但还发现，光刻和设计强制性地阻止设计者在均衡器电路的构成中使用相应的主动性(aggressive)设计准则，即小的设计准则尺度。这是因为，阵列中的存储器单元是高标准和高重复性的，因此，与阵列外的单元相比更适合较小的设计准则。
可以认为阵列内用的设计准则与阵列外用的设计准则之间的差别使设计的困难更大了。考虑到阵列内的设计准则面积可以缩小，因此，它基本上小于阵列外的设计准则面积。由于相邻位线对之间的距离缩小。例如，图3中位线对301和303之间，所以较小面积是有可能形成阵列外边的均衡器电路的，(这里所用的术语“相邻位线对”是指与阵列一边上的另一位线对相邻的位线对)。除非找到更好的均衡器电路设计，否则不再可能把相邻均衡器电路的T形多晶硅栅部分(例如图2中的T形多晶硅栅部分204TA和T形多晶硅栅部分204TB)置于均衡器带中沿一行的邻近另一位线对位置，因为按这种放置方式相邻位线对之间的间隔太小。
如上所述，企望改进的均衡器电路设计及其方法有利于减小构成均衡器电路所需的面积。
在一个实施例中，发明涉及在动态随机存取存储器电路中对位线对预充电用的均衡器电路。该均衡器电路包括按相对于位线对一个角度取向的基本上是T形的多晶硅栅部分。该角度是不为90度整数倍的角。该基本T形多晶硅栅部分包括构成均衡器电路的第一开关的栅的第一多晶硅区。第一开关接到位线对的第一位线和位线对的第二位线。
基本上是T形的多晶硅栅部分还包括构成均衡器电路的第二开关的栅的第二多晶硅区。第二开关接到位线对的第一位线和预充电电压源。基本上是T形的多晶硅栅部分还包括构成均衡器电路的第三开关的栅的第三多晶硅区。第三开关接到位线对的第二位线和预充电电压源。
在另一实施例中，发明涉及包括存储器单元阵列的DRAM电路。阵列中的存储器单元排列成行和列。阵列有与阵列第一边缘相邻的第一均衡器区域。DRAM电路包括接到存储器单元的第一列的第一位线对。第一位线对伸到第一均衡器区域。
DRAM电路还包括位于第一均衡器区域内的使第一位线对预充电到预定的预充电电位电平的第一均衡器电路。第一均衡器电路包括具有第一，第二和第三多晶硅区的基本上是T形的第一多晶硅栅部分。T形第一多晶硅栅部分按相对于第一位线对的第一角取向。第一角是不为90度整数倍的角。
第一均衡器电路还包括接到第一位线对的第一位线和第二位线的第一开关。当用加到第一多晶硅区的第一信号使代表第一开关的栅的第一多晶硅区激励时，使第一位线对上的电位电平基本上均衡。第一均衡器电路还包括接到第一位线对的第一位线和预充电电压源的第二开关。预充电电压源供给预定的预充电电位电平。当用加到第二多晶硅区的第一信号激励代表第二开关的栅的第二多晶硅区时，使第一位线预充电约到预定的预充电电位电平。
第一均衡器电路还包括接到第一位线对的第二位线和预充电电源的第三开关。第三多晶硅区代表第三开关的栅。当用供给第三多晶硅区的第一信号使第三开关激励时，使第二位线预充电约到预定的预充电电位电平。
下面结合附图详细说明本发明之后，本发明的这些特征和其它特征会说明的更详细。
用实例说明本发明，但这些实例并不限制本发明。图中相同的元件用相同的标号。
图1是现有技术的均衡器电路；图2是图1所示均衡器电路的布图；图3是说明交错概念的假想存储器阵列；图4是按本发明的一个实施例，说明构成两个相邻的均衡器电路的栅的M形多晶硅栅部分。
图5是为了进行比较和对照，给出了图2所示现有技术均衡器电路的相邻的T形多晶硅栅部分。
图6是按本发明一个实施例，说明用M形多晶硅栅部分构成其开关的本发明的均衡器电路的布图。
结合附图中所示的几个实施例详细说明本发明。以下的说明中，为了充分理解发明，说明了许多具体细节。但是，本领域的技术人员会发现，没有这些具体细节中的一部分或全部也能实施发明。其它例子中，为了避免给本发明造成不必要的混乱，一些公知的工艺步骤和/或结构就不详细说明了。
按本发明的一个方案，提供一种改进的均衡器电路，它能减小所需的构成面积。均衡电器路用在集成电路(IC)中，如包括DRAM和同步DRAM(SDRAM)的存储器IC。按该设计，相邻位线对的相邻均衡器电路的T形多晶硅栅部分不是按相对于位线对的90度的整数倍的角转动，并连接在一起构成两个相邻均衡器电路的信号多晶硅栅导体。使两个相邻的T形多晶硅栅部分同时转动并把它们连接到一起，构成单个多晶硅栅导体，尽管构成均衡器电路的允许面积缩小了，但为两个相邻的位线对设置均衡器电路成为可能。
在一个实施例中，转动相邻的T形多晶硅栅部分，使得左边的T形多晶硅栅部分相对于位线对顺时针转约45度，而右边的T形多晶硅栅部分相对于位线对逆时针转约45度。按该方式形成M形多晶硅栅部分，它大致由两个转动过的T形多晶硅栅部分连接在一起构成以提供两个相邻位线对的两组均衡器开关(每组有三个主开关和一个任选电流限制开关)的栅。
或者，至少一个相邻的T形多晶硅栅部分按不是90度整数倍的角转动。在一个实施例中，转动角约为45度。例如，或左边的T形多晶硅栅部分相对于位线对顺时针转约45度，或右边的T形多晶硅栅部分相对于位线对逆时针转约45度。
图4示出该实施例，其中，左边的T形多晶硅栅部分402从垂直方向顺时针转约45度，而右边的T形多晶硅栅部分404从垂直方向逆时针转约45度。注意，允许这两个相邻的T形多晶硅栅部分(与两个相邻位线对相关的)保持连接(在图中的点406)以便形成M形多晶硅栅部分。由该M形多晶硅栅部分构成两个相邻的两组均衡开关的栅。
为了进行比较和对照，图5示出了图2所示现有技术的相邻T形多晶硅栅部分204TA和204TB，其中，展示出相邻T形多晶硅栅部分垂直于位线而彼此相邻。注意，为容易查询，这里沿用常规以其垂直带(bar)代替其水平带而使T形多晶硅栅部分定向。而且认为在上边的T形多晶硅栅部分是垂直取向。按此惯例，认为现有技术的T形多晶硅栅部分是按平行于位线取向的。
参见图6能更充分理解发明的特征和优点。图6中示出图1所示均衡器电路的布图，虽然其中是按本发明提出的均衡器电路设计构图的。图6中，多晶硅线604被构形以形成前所述的M形多晶硅栅部分，示出了其左边T形多晶硅栅部分604TA和右边T形多晶硅栅部分604TB。
金属导体102a和102b构成一位线对的位线，而金属导体612a和612b构成相邻位线对的位线。通过位线接点614a，位线102a构成与开关112的在下的有源区616a和开关108的在下的有源区616b(有源区616是连续的层)的接点。通过位线接点614b，位线102b构成与开关110的在下的有源区616c和开关108的在下的有源区616d的接点。
有源区616e和有源区616a和位于有源区616e与616a之间的T形多晶硅栅部分604TA的多晶硅材料一起协同作用以形成完整的开关112。同样，有源区616f与有源区616c和设置在有源区616f与616c之间的T形多晶硅栅部分604TA的多晶硅材料一起协同作用以形成完整的开关110。有源区616b与有源区616d和设置在有源区616b与616d之间的T形多晶硅栅部分604TA的多晶材料一起构成完整的开关108。
开关112的有源区616e经连续有源区层与开关110的有源区616f相连接。而且，这些有源区616e和616f经连续有源区层连接到开关114的有源区616g。VBLEQ信号供给金属线630，它经接点632连接到开关114的有源区616h。在有源区616g和616h上面和其间设置的多晶硅栅634完成开关114。为了按图1所示方式把开关114的栅接到其源，把多晶硅栅634接到接点636，它再接到金属线637。金属线637经接点638把多晶硅栅634连接到开关114的在下的有源区616g，由完成了开关114的栅-源连接。应看到，设置用于相邻位线对612a和612b的均衡器电路也可使该开关114共用(为了简洁，与上述均衡器电路类似的该相邻均衡器电路的细节不再重复)。
当信号EQ加到金属620上时，多晶硅线604也经接点622接收该EQ信号。在T形多晶硅栅部分602TA上有的EQ信号使开关108导通，由此使位线102a和102b连接。这就使位线102a与102b按结合图1所述的方式均衡。信号EQ还使开关110和112导通，以将位线102a和102b经任选电流限制开关114接到VBLEQ信号。而且，按结合图1所述的方式，把预充电电压电平VBLEQ加到位线。与相邻位线对的相邻位线612a和612b相关的均衡器电路的工作也相似，为了说明简明，这里不再重复。
转动T形多晶硅栅部，以形成M形多晶硅栅部分，用它构成相邻位线对用的均衡开关的栅，有很多好处。例如，转动T形多晶硅栅部分，使两个相邻位线对，例如图6的位线对102a/102b和612a/612b，用的均衡器电路对，能按均衡器电路的允许构成面积的X尺寸减小的方式构成。如上所述，均衡器电路允许构成面积的X尺寸减小的原因是，设计准则用于在阵列内构成单元和位线缩小时，位线间的距离缩小。出现这种情况时，X方向的间隔可能不够，例如，出现两个位线接点，和每个均衡器电路的主要均衡开关在一起。见图2，图中示出了这些位线接点，如位线接点220和222，和主要均衡开关，如均衡开关108。
相邻位线对的相邻均衡器电路按Y方向偏移可使间隔稍稍大一点，以构成每个均衡器电路。但是，这种方法也有许多问题，例如，会增大均衡器带的Y尺寸。相邻位线对的相邻均衡器电路按Y方向偏移也会出现到读出放大器不等长度，电容和电阻值的位线对，因此难以最适当地构成读出放大器。
显然，用M形多晶硅栅部分也能减小均衡器电路的Y尺寸。令人吃惊的是，因为除了转动T形多晶硅栅部分之外，还需要更高的高度。但是，相邻T形多晶硅栅部分的转动能使均衡器电路的其它器件，如开关114、各个接点和连接件等更有效地构成，这就有助于使均衡器电路的Y尺寸能令人吃惊的减小。例如，在一个实例中发现，本发明可使Y尺寸减小到2.8μm(与图2所示的现有技术的4μm相比)当按行和列排列的多个阵列构成DRAM时，均衡器电路的Y尺寸减小能力极其有利，因为，它便于使在阵列顶边缘和底边缘的构成均衡器电路所需的面积减小。本领域的技术人员会发现，这种减小可能转移到较小的DRAM芯片尺寸，因此增加了设计灵活性并减少了造价。
与前所述的偏移方法相比，即，用交错方法来增大间隔以构成均衡器电路，两个转动的T形多晶硅栅部分，例如，图6中的T形多晶硅栅部分604TA和604TB，有助于在相邻位线对中有基本一致的均衡器开关的构成。当横过相邻位线对上的均衡器电路的单个开关基本一致时，它们的电阻值和电容量也基本一致，从而提供读出放大器的设计因素。
由于没有涉及偏移，因此，还有相邻位线对的长度以及由此的电容及电阻也基本一致的优点。由于相邻位线对以及横过相邻位线对上的均衡器电路的单个开关基本一致。因此，可以设计信号最佳的读出放大器，在此基础上对每个位线对设计出能达到最佳读出效果的读出放大器。事实上，该设计能力的关键在于在新型DRAM中的存储器单元存储极小电荷例如，低到32×10-15法拉这样小，且读出放大器必须准确读出在位线电位中的极小电荷，如约0.10V这样低。
本发明已用几个说明例说明，而其它的替换、置换和等效的技术均属本发明范围。因此权利要求书包括在本发明精神和范围内的所有这些替换、置换和等同物。
权利要求
1.一种动态存取存储器电路中的位线对预充电用的均衡器电路，包含按相对于所述位线对一个角度取向的基本上为T形的多晶硅栅部分，所述角度是不为90度的整数倍的角，所述基本上为T形的多晶硅栅部分包括第一多晶硅区，用于构成所述均衡器电路的第一开关的栅，所述第一开关接到所述位线对的第一位线和所述位线对的第二位线；第二多晶硅区，用于构成所述均衡器电路的第二开关的栅，所述第二开关接到所述位线对的所述第一位线和预充电电压源；和第三多晶硅区，用于构成所述均衡器电路的第三开关的栅，所述第三开关接到所述位线对的第二位线和所述预充电电压源。
2.按权利要求1的均衡器电路，其中，所述第一多晶硅区设置在所述基本上为T形的多晶硅栅部分的垂直部分中。
3.按权利要求2的均衡器电路，其中，所述第二多晶硅区设在所述基本上为T形的多晶硅栅部分的水平部分内。
4.按权利要求3的均衡器电路，其中，所述第三多晶硅区设在所述基本上是T形的多晶硅栅部分的另一水平部分中。
5.按权利要求2的均衡器电路，还包含设置在所述第一多晶硅区的第一边上的第一位线接点，所述第一位线接点把所述第一开关的第一有源区接到所述位线对的所述第一位线。
6.按权利要求5的均衡器电路，还包含设在所述第一多晶硅区的对着所述第一边的第二边上的第二位线接点，所述第二位线接点把所述第一开关的第二有源区接到所述位线对的所述第二位线。
7.按权利要求2的均衡器电路，其中，所述第二开关和第三开关经第四开关接到所述预充电电压源。
8.按权利要求7的均衡器电路，其中，所述第四开关是栅-源连接的耗尽型n-FET器件。
9.按权利要求1的均衡器电路，其中，所述角度约是45度。
10.按权利要求9的均衡器电路，其中，用第一组设计准则尺度构成的所述均衡器电路，所述的位线对从用第二组设计准则尺度构成的存储器单元阵列伸出，所述第二组设计准则尺度小于所述第一组设计准则尺度。
11.一种动态随机存取存储器电路，包括存储器单元阵列，所述阵列中的所述存储器单元排成行和列，所述阵列具有相邻于所述阵列的第一边缘的第一均衡器面积；接到所述存储器单元的第一列的第一对位线，所述第一对位线延伸到所述第一均衡器面积，设在所述第一均衡器面积内的第一均衡器电路，用于使所述第一对位线预充电到预定的预充电电位电平，包括具有第一、第二和第三多晶硅区的基本上为T形的第一多晶硅栅部分，所述T形第一多晶硅栅部分是按相对于所述第一对位线的第一角度而取向的，所述第一角度是不为90度整数倍的角；接到所述第一对位线的第一位线和第二位线的第一开关，所述第一多晶硅区代表所述第一开关的栅，当用供给所述第一多晶硅区的第一信号激励所述第一开关时，使所述第一对位线上的电位电平基本均衡；接到所述第一对位线的所述第一位线和预充电电压源的第二开关，所述预充电电压源供给所述预定的预充电电位电平，所述第二多晶硅区代表所述第二开关的栅，当用加到所述第二多晶硅区的所述第一信号激励所述第二开关时，把所述第一位线预充电到所述预定的预充电电位电平；和接到所述第一对位线的所述第二位线和所述预充电电源的第三开关，所述第三多晶硅区代表所述第三开关的栅，当用加到所述第三多晶硅区的所述第一信号激励第三开关时，把所述第二位线预充电到所述预定的预充电电位电平。
12.按权利要求11的动态随机存取存储器电路，还包含接到所述存储器单元第二列的第二对位线，所述第二对位线延伸到所述第一均衡器区域，所述第二对位线与所述第一对位线相邻；和设置在所述第一均衡器区中的第二均衡器电路，用于给所述第二对位线预充电到预定的预充电电位电平，包括按相对于所述第二对位线的第二角度取向的基本上为T形的第二多晶硅栅部分，所述第二角度也不是90度整数倍的角，所述基本上为T形的第二多晶硅栅部分经用来构成所述基本上为T形的第一多晶硅栅部分和所述的基本上为T形的第二多晶硅栅部分的多晶硅层与所述基本上为T形的第一多晶硅栅部分电连接。
13.按权利要求12的动态随机存取存储器电路，其中，所述基本上为T形的第一多晶硅栅部分相对于所述第一对位线约为顺时针45度，所述基本上为T形的第二多晶硅栅部分相对于所述第二对位线约为逆时针45度，所述第二对位线平行于所述第一对位线。
14.按权利要求12的动态随机存取存储器电路，其中，所述第一多晶硅区设在所述基本上为T形的第一多晶硅栅部分的垂直部分中。
15.按权利要求14的动态随机存取存储器电路，其中，所述第二多晶硅区设在所述基本上为T形的第一多晶硅栅部分的水平部分中。
16.按权利要求15的动态随机存取存储器电路，其中，所述第三多晶硅区设在所述基本上为T形的第一多晶硅栅部分的另一水平部分中。
17.按权利要求14的动态随机存取存储器电路，还包含设在所述第一多晶硅区的第一边上的第一位线接点，所述第一位线接点把所述第一开关的第一有源区接到所述第一对位线的所述第一位线。
18.按权利要求17的动态随机存取存储器电路，还包含设在所述第一多晶硅区对着所述第一边的第二边上的第二位线接点，所述第二位线接点把所述第一开关的第二有源区接到所述第一对位线的所述第二位线。
19.按权利要求12的动态随机存取存储器电路，其中，所述第一和第二均衡器电路经第四开关接到所述预充电电压源。
20.一种用于均衡动态随机存取存储器阵列的相邻位线对的一对均衡器电路，包含第一均衡器电路，用于给所述相邻位线对的第一对位线预充电，所述第一均衡电路包括按相对于所述第一对位线的第一角度取向的基本上为T形的第一多晶硅栅部分，所述第一角度不是90度整数倍的角，所述基本上为T形的第一多晶硅栅部分包括第一多晶硅区，设在构成所述第一均衡器电路的第一开关的栅的所述基本上为T形的多晶硅栅部分的垂直部分中，所述第一开关接到所述第一对位线的第一位线和第二位线；第二多晶硅区，设在构成所述第一均衡器电路的第二开关的栅的所述基本上为T形的第一多晶硅栅部分的第一水平部分中，所述第二开关接到所述第一对位线的所述第一位线和预充电电压源；和第三多晶硅区，设在所述基本上为T形的第一多晶硅栅部分对着所述第一水平部分的第二水平部分中，用于构成所述第一均衡器电路的第三开关的栅，所述第三开关接到所述第一对位线的所述第二位线和所述预充电电压源。
21.按权利要求20的一对均衡器电路，还包含第二均衡器电路，用于给所述相邻位线对的第二对位线预充电，所述第二均衡器电路包括按相对于所述第二对位线的第二角度取向的基本上为T形的第二多晶硅栅部分，所述第二角度也不是90度整数倍的角，所述基本上为T形的第二多晶硅栅部分包括第四多晶硅栅区，设在构成所述第二均衡器电路的第一开关的栅的所述基本上为T形的第二多晶硅栅部分的垂直部分中，所述第一开关接到所述第二对位线的第一位线和第二位线；第二多晶硅区，设在构成所述第二均衡器电路的第二开关的栅的基本上为T形的第二多晶硅栅部分的第一水平部分中，所述第二开关接到所述第二对位线的所述第一位线和预充电电压源；和第三多晶硅区，设在基本上为T形的第二多晶硅栅部分的第二水平部分中，用于构成所述第二均衡器电路的第三开关的栅，所述第三开关接到所述第二对位线的所述第二位线和预充电电压源，其中，所述基本上为T形的第二硅栅部分的第二水平部分与所述基本上为T形的第一硅栅部分的所述第二水平部分连接。
22.按权利要求21的一对均衡器电路，其中，所述基本上为T形的第一多晶硅栅部分相对于所述第一对位线为顺时针45度，所述基本上为T形的第二多晶硅栅部分相对于所述第二对位线为逆时针45度，所述第二对位线平行于第一对位线。
全文摘要
在DRAM电路中对位线对预充电的均衡器电路,包括相对于位线对的一个角度取向的基本为T形的多晶硅栅部分。角度不是90度整数倍的角。基本为T形的多晶硅栅部分包括构成均衡器电路的第一开关栅的第一多晶硅区,第一开关接到位线对的第一和第二位线;还包括构成均衡器电路的第二开关栅的第二多晶硅区,第二开关接到位线对的第一位线和预充电电压源;还包括构成均衡器电路的第三开关栅的第三多晶硅区,第三开关接到位线对的第二位线和预充电电压源。
文档编号G11C11/407GK1206917SQ9811498
公开日1999年2月3日 申请日期1998年6月18日 优先权日1998年6月18日
发明者海因茨·霍尼格施密德 申请人:西门子公司