专利名称：改进的动态随机存取存储器和相关方法
技术领域：
本发明涉及一种动态随机存取存储器(DRAM)电路，特别是，本发明涉及一种用于减小动态随机存储器电路规模的技术，所述动态随机存储器电路使用多个金属层实现它们的互补位线。
DRAM电路通常包括一个或多个存储器单元阵列。每个阵列通常包括以行和列安置的多个存储器单元。使用多个位线和字线寻址所述阵列的个别存储器单元。多个字线通常以与位线方向垂直的方向配置。通过耦合到所述存储器单元个别条上的单独位线对，所述位线被耦合到存储器单元上。由于在某些DRAM中所述位线对水平延伸和被耦合到存储器单元的行上而在另一些DRAM中它们可以垂直延伸和被耦合到存储器单元的列上，所以，使用术语“条”。
在所述位线对中的位线通常是互补的(即如果所述位线中的一个带有低电压，则该对中的另一个带有高电压)。通过规定一个特殊的字线和一个位线对，可以寻址所述存储器阵列中一个规定的存储器单元，以进行读出和写入。为了读出存储器单元上存储的电荷，可以使用耦合到所述位线对上的一个读出放大器。
如在现有技术中已经公知的那样，某些DRAM电路(例如，使用7F2、6F2或较小单元的电路)可以使用多金属层构成它们的位线。项nF2被称之为存储器单元的规模，其中，F表示用于制造存储器单元规定设计规则的量纲(dimension)。这些金属层通常由介电层彼此绝缘和与主存储器单元绝缘。当提供多金属层时，所述位线对的两个位线可以在两个彼此分开的金属层上构成。作为例子，一个位线对的位线BL0可以在较低金属层上构成，而它的互补位线bBL0可以在较高金属层上构成(前缀“b”表示它是一个互补位线)。在某些情况下，由于多金属层可以允许芯片设计者减小所述DRAM电路的规模，所以，使用它们。
在前述的例子中，耦合到所述位线对上的存储器单元的所述条的所有单元通常只被耦合到位线BL0上，这是因为位线BL0是由较低金属层构成的，相对于较高金属层(在其中构成了位线bBL0)它更接近所述存储器单元。
图1示出了这种情况，其中，耦合到位线对BL0/bBL0上的存储器单元所述条的所有存储器单元(用X’表示)都被耦合到位线BL0102上。由于这一点，与位线BLO102相关的电容和/或电阻通常基本上不同于与位线bBL0(104)相关的电容和/或电阻。如本专业技术领域内的普通技术人员可以理解的，位线BLO102和bBLO104在电容和电阻方面的差异反过来将影响读出放大器SA0 106的性能。
为了寻址所述位线在电容和电阻方面的差异，已经建议了双位线对。图2示出了4个相邻的位线对200、202、204和206，其中，所述位线对的每个位线都能够由较高金属层和较低金属层两者构成。例如，参看位线对200，位线BLO210由较低金属层构成并从附图左侧到虚线212耦合到主存储器单元上。在虚线212和虚线214之间，提供层间接点用于将位线BLO耦合到较高金属层。从虚线214到虚线216，由较高金属层构成的位线BL0。
它的互补位线bBL0 218由从图左侧到虚线212的较上金属层构成。在虚线212和虚线214之间，提供一个层间接点以将位线bBL0 218耦合到较低金属层。从虚线214到虚线216，在较低金属层中构成位线bBL0 218且该位线bBL0被耦合到主存储器单元。如从图2可以看到的，位线BL0 210的至少一部分被耦合到所述存储器单元(由X’表示)上。位线bBL0 218的至少一部分也被耦合到所述存储器单元上。因此，读出放大器SA0 220浏览与所述位线对的每个位线相关的相同电容和电阻。如本领域技术人员所能够理解的，这导致改善读出放大器的性能。
在现有技术中，用于扭弯所述位线的层间接点(即将所述位线从一个金属层连接到另一个金属层)在阵列的有源区域之外形成。如同在这里所使用的术语一样，所述有源区域表示其中具有多个存储器单元和/或多个字线的小片区域。例如，参看图2，有源区域由到虚线230左侧、虚线232和212之间、虚线214和234之间和虚线236和216之间的区域表示。另一方面，被扭弯的间隔(即在有源区域之间的间隔，在所述有源区域之内，提供有多个层间接点以扭弯所述位线)表示为虚线230和232之间、虚线212和214之间以及虚线234和236之间的间隔。
注意，相邻位线对(如位线对BL0/bBL0和位线对BL1/bBL1)的层间接点在X方向上彼此偏移。这部分地是由于层间接点占据非无效空间量而导致的布局限制引起的。图3示出了一个现有技术层间接点的例子。在图3中，用于经过介电层耦合到两个金属层的接点插头302的尺寸为225nm×225nm。接点插头302被耦合到通常在较低金属层中形成的平台(landing)区域304上。平台区域304的尺寸可以例如至少是425nm×425nm，以便满足诸如C1M01的设计规则，所述C1M01规则规定所述接点插头必需陷入平台区域里面100nm。由于平台区域的尺寸，相邻位线对通常不能以所述层间接点在同一X坐标处排列成直线的方式形成它们的层间接点。
还应当注意，虽然在图2所示虚线230和232之间扭弯间隔区域中位线对BL0/bBL0没有被扭弯，但是，现有技术DRAM阵列的位线BL0在这个扭弯间隔区域(该区域被用于形成用于相邻位线对BL1/bBL1的层间接点)中没有被耦合到任何存储器单元上。类似的，虽然在虚线212和214之间的扭弯间隔区域中位线对BL1/bBL1没有被扭弯，但是，现有技术DRAM阵列的位线bBL1没有被耦合到在这个扭弯间隔区域(用于形成用于相邻位线对BL0/bBL0和BL2/bBL2的层间接点)中的任何一个存储器单元上。因此，在被指定为扭弯间隔区域的区域中实际上并没有提供存储器单元，所以，也不必考虑是否提供用于设置在扭弯间隔区域内位线的层间接点。
图4示出了现有技术DRAM布局的一个例子，其中，在所述DRAM的多个有源区域之间提供了多个单独的扭弯间隔区域以实现层间接点。在图4所示的DRAM阵列中，使用了6F2(即3F×2F，其中F表示设计规则的)DRAM单元。另外，图4所示的位线遵循规定例设计规则，其中，所述位线通常被设置在与字线(所述字线在图4所示的例子中被垂直设置)交叉的450角处。图4的左手侧对应于图2的左手侧。但是，由于空间限制，图4的右手侧结束于图2的线234。
在图4中，图2所示位线BL0 210横切字线400、402、404、406和408并在较低金属层中形成。这对应于图2左侧和虚线230之间图2所示位线BL0 210。字线400/402以及字线406/408被设置在所述有源区域的边缘并且在某些DRAM中可以提供伪光刻图案，提供的目的是为满足为制造具有非常小外形器件所用离轴(off-axis)光刻技术的需要。但是，在其它的DRAM中，提供更少或甚至不提供所述的伪光刻图案。如本专业技术领域内普通技术人员所能理解的，字线404表示多个(通常是28个)并行设置的字线(从图4到保留空间的重复字线被省略)的短侧描述。当所述位线BL0 210通常以向下的方向横过有源区域410时，它被耦合到在下面设置的存储器单元上。在某些情况下，所述有源区域也可以被认为包括有伪光刻图案，即图4所示的伪光刻图案400、402、406和408。
在虚线230和232之间，如前些时候结合图2所述的对位线BLO 210不提供层间接点。但是，提供这个扭弯间隔区域以形成用于相邻位线对BL1/bBL1(见图2)的层间接点。因此，在这个区域内不存在存储器单元，且位线BL0没有被耦合到这个区域内的任何一个存储器单元上。位线BL0 210继续在较低金属层内形成，直到它遇到在虚线212和214之间的所述扭弯间隔为止。如图2所示，位线BL0 210被提供有一个层间接点，用于允许它自此之后在较高金属层中形成。这个层间接点被表示为层间接点420，它形成于平台区域422的内部(在较低金属层内形成)。此后，位线BL0 210在较高金属层内形成，直到它超出附图右侧(此处，它最后被耦合到读出放大器)。
互补位线bBL0 218形成于图4左边缘处的较高金属层内。它在没有被扭弯(即没有转换金属层)的情况下横过有源区域410和虚线230和232之间的扭弯间隔。然后所述互补位线bBL0 218横切有源区域426。在虚线212和214之间的扭弯间隔区中，它遇到层间接点428，所述层间接点428通过平台430耦合到较低金属层。一旦互补位线bBL0延续到较低金属层与主存储器单元耦合，它将横过有源区域432并从附图右手侧穿出(此处，它最后被耦合到也与位线BL0耦合的读出放大器上)。希望读者对图2和图4进行比较以进一步理解。
处于与位线对BL0/bBL0相邻位线对中的图2所示位线BL1横过有源区域410并在较低金属层中形成。这对应于图2所示在图2左侧和虚线230之间的位线BL1。当位线BL1以通常向下的方向横过有源区域410时，它被耦合到设置在下面的存储器单元上。在虚线230和232之间，位线BL1被转换到较高金属层(如图2所示)。因此，位线BL1与一个层间接点相耦合以允许它自此之后形成在所述较高金属层之内。这个层间接点被表示为图4所示的层间接点440，它被形成于平台442的内部(在较低金属层中形成)。此后，位线BL1在较高金属层内形成，直到它从所述附图右手侧出去(此处，它最后被耦合到读出放大器)。
互补位线bBL1形成于图4所示左边缘处的较高金属层内。它横过作为较高金属层位线的有源区域410。在虚线230和232之间的扭弯间隔内，位线bBL1被转换到较低金属层(如图2所示)。因此，位线bBL1与一个层间接点相耦合以允许它自此被形成于较低金属层内。这个层间接点被表示为层间接点444，该接点被耦合到平台446(在较低金属层内形成)。此后，位线bBL1被形成于较低金属层之内并在没有扭弯(即没有转换金属层)的情况下耦合到主存储器单元上直到它从附图4的右手侧走出所述附图。再次注意，虽然位线bBL1在虚线212和214之间的扭弯间隔区域内没有被扭弯，但是，由于所述扭弯间隔区域被提供用于扭弯相邻位线对BL0/bBL0，所以，它没有被耦合到这个扭弯间隔区域中的任何一个存储器单元上。
如从图2和图4所能看到的，现有技术的DRAM结构将扭弯间隔区域从有源区域(其中具有多个存储器单元)中分离出来。由于在所述扭弯间隔区域中没有提供存储器单元，分离扭弯间隔区域的存在有害地扩大了DRAM阵列的区域而没有增加附加的存储容量。分离扭弯间隔区域的存在不希望地扩大了DRAM电路。在某些DRAM阵列中，扭弯间隔的宽度可达3微米。如果每128个字线提供一个扭弯间隔和每个阵列具有512个字线，那么，每个阵列具有三个扭弯间隔用于在X方向上总数为9微米的扭弯间隔。如果所述DRAM电路在X方向上具有例如64个阵列，那么，所述DRAM电路被扩大为每个DRAM电路总数为576微米或大约0.6mm。如本专业技术领域内普通技术人员所能理解的，在现代高密度电子设备中这种扩大是非常不利的。
从前述的观点来看，希望提供一种经过改善的技术，以使用于扭弯所述位线(即转换形成它们所使用的金属层)所需的区域最小或基本上没有，以便减小所生成的动态随机存取存储器电路的尺寸。
本发明在一个实施例中涉及具有存储器单元阵列的动态随机存取存储器阵列。所述阵列的个别单元可以由多个字线和多个位线寻址。所述存储器单元被设置在所述阵列的有源区域内。所述存储器单元阵列包括第一条存储器单元。所述动态随机存取存储器阵列包括一个较低金属层和一个设置在所述较低金属层之上的较高金属层。所述动态随机存取存储器阵列还包括设置在较低金属层和较高金属层之间的介电层。
还包括所述多个位线的第一位线，该位线包括一个在较低金属层内形成的较低金属第一位线。所述较低金属第一位线部分被耦合到第一条存储器单元的第一多个存储器单元上。所述第一位线还包括形成于较高金属层内的较高金属第一位线部分。该较高金属第一位线部分通过第一接点经过所述介电层被耦合到较低第一金属位线部分上。所述第一接点被设置在一个有源区域的上方。
在另一个实施例中，本发明包括一种方法，用于增加动态随机存取存储器阵列的密度。所述存储器阵列具有可以由多个字线和多个位线寻址的多个存储器单元。所述存储器单元被设置在所述阵列的有源区域内。所述阵列包括第一条存储器单元。所述方法包括在所述阵列较低金属层中形成所述多个位线的第一位线的第一部分。所述方法还包括将所述第一位线的第一部分耦合到第一条存储器单元的第一多个存储器单元上。
另外，所述方法包括在所述阵列的较高金属层内形成第一位线的第二部分。较低金属层位于低于较高金属层的较低位置处并通过介电层与之绝缘。另外，所述方法还包括使用第一层间接点将第一位线的第一部分耦合到第一位线的第二部分。所述第一层间接点形成于所述有源区域。
下面，将结合附图对本发明这些和其它特性做更加详细的描述。
本发明将借助于举例加以说明，这些例子不作为对本发明的限制，附图中的相同标号表示类似的元件，其中图1示出了现有技术的DRAM阵列，其中，所述条存储器单元的所有存储器单元(用X’表示)都被耦合到较低位线上。
图2示出了现有技术DRAM阵列的4个相邻的位线对，其中，通过提供了与有源区域分离的扭弯区域以用于扭弯所述位线。
图3示出了一个作为例子的现有技术的层间接点。
图4示出了现有技术的一个DRAM阵列布局的例子，其中，在DRAM有源区域中提供了分离的扭弯间隔区域，用于形成层间接点。
图5示出了根据本发明一个实施例的DRAM阵列设计，该设计有利于消除对提供脱离有源区域的分离扭弯间隔区域以便形成层间接点的需要。
图6示出了根据本发明的一个实施例，它能够使DRMA阵列基本上减小或消除分离扭弯间隔区域。
图7示出了根据本发明一个方面层间接点的一个例子，该层间接点可以用于扭弯图6所示的DRAM阵列布局的位线。
图8示出了根据本发明的另一个实施例，它能够使DRMA阵列基本上减小或消除分离扭弯间隔区域。
下面，结合在附图中提供的几个实施例详细描述本发明。在下面的描述中，设置了很多特殊细节以便提供对本发明的完整理解。但是，对于本专业技术领域内的普通技术人员来讲很明显，没有这些规定细节的某一些或全部，照样可以实施本发明。换言之，为了避免不必要地使本发明变得模糊不清，众所周知的处理步骤和/或结构不再进行描述。
根据本发明的一个方面，提供了一种经过改善的DRAM阵列，它有利地使扭弯间隔区域最小或基本被消除，以便减小所述DRAM电路的尺寸。与现有技术将层间接点置于与有源区域分离的扭弯间隔区域之中相反，本发明的一个方面包括将所述层间接点(该接点被用于扭弯所述位线)置于有源区域之内，借此消除对在所述DRAM阵列中提供分离扭弯间隔区域的需要。
本发明的DRAM尺寸减小技术是在使用至少两个用于形成它们的位线的金属层的DRAM阵列上实现的。在一个实施例中，本发明的DRAM尺寸减小技术是在其位线与字线成一个角度(例如大约45°角)延伸的DRAM阵列上实现的。在另一个实施例中，本发明的DRAM尺寸减小技术是在其位线与字线基本垂直延伸的DRAM阵列上实现的。
为了进一步讨论本发明的特性和优点，图5示出了根据本发明一个实施例的DRAM阵列，该阵列有利地消除了对提供脱离有源区域的分离扭弯间隔区域以便形成层间接点的需要。在图5中，在有源区域本身之内提供了用于扭弯所述位线的层间接点。例如，参看图5所示的位线BL1，层间接点528被提供用于将位线BL1从较低金属层(在这里，它被耦合到主存储器单元)耦合到较高金属层。注意，这个层间接点528被提供在到虚线280左侧的有源区域之内。类似的，层间接点550被提供用于将互补位线bBL1从较高金属层向下耦合到较低金属层(在这里，它被耦合到主存储器单元)。还要注意，这个层间接点550被提供在到虚线282右侧的有源区域之内。
为了使密度最大化，在较低金属层中形成的部分位线BL1即使是在被向上扭弯(利用层间接点528)之后也被允许向右侧继续。如图5所示，在较低金属层中形成的部分位线BL1在它接近虚线280之前没有结束。类似的，在较低金属层中形成的部分位线bBL1被允许向层间接点550的左侧延伸以使密度最大。如图5所示，在较低金属层中形成的部分互补位线bBL1从开始到层间接点550的左侧(即它延伸到虚线282的附近)。因此，在下面没有存储器单元的区域基本上被最小化(仅仅是使图5所示虚线280和282之间的区域或虚线262和264之间的区域变窄)而不是跨越层间接点之间的整个间隔。如本专业技术领域内普通技术人员所能够理解的，不支持下面存储器单元的小片区域的最小化基本上增加了所生成DRAM电路的密度。
由于在虚线280和282(或虚线262和264)之间的区域被连接在两个相邻的有源区域(例如有源区域522和530)之间，所以，这个区域被称之为连接区域。该连接区域通常比现有技术的扭弯间隔区域小的多。对于某些需要其位线与字线交叉成一个角度(在一个例子中该角度大约是45°)的DRAM阵列，连接区域被用于便于在所述位线方向上的变化(例如，从通常向下倾斜的方向变化到通常向上倾斜的方向或相反)。在这种情况下，连接区域的宽度可以是一个微米(与图4所示现有技术布局的3微米宽扭弯间隔区域比较)。图6示出了用于这个实施例的布局例。在不需要其位线与其字线成一个角度交叉(即当交叉时允许所述位线与字线垂直)的其它一些DRAM中，基本上可以取消所述的连接区域。图8示出了这个实施例的一个布局例。
在图6所示的实施例中，位线相对于字线成大约45°角延伸。位线BL1/bBL1被描述成在该图底部处的位线对。为进一步理解，位线对BL0/bBL0被省略以允许讨论其它的位线对。
图6所示位线BL1横过字线502、504、506和508并被形成于较低金属层(和耦合到下面的存储器单元)。这相当于图5所示的图5左侧和虚线280之间的位线BL1。在虚线280附近(即在有源区域522和530之间接口附近)，位线BL1被扭弯并耦合到较高金属层。如图5所示。在图4的现有技术中，这相当于在虚线230和232之间扭弯区域中的位线BL1的扭弯。但是，如前面所描述的，这提供了一个很大的分离扭弯间隔区域，从而不必要地增加了电路尺寸。相反，本发明允许所述扭弯发生在靠近两个有源区域之间接口附近的所述有源区域内。参看图6，位线BL1的扭弯发生在位线BL1遇到平台526和有源区域522中的层间接点528(靠近图6所示位线510和512)的时候。应当注意，这发生在位线BL1仍然位于有源区域522和530之间接口附近的有源区域中。另外，虽然为便于观察起见在字线510和512之间示出了位层间接点528，但这不是布局需要。
位线BL1的一部分被允许经过层间接点继续延伸和以通常向下倾斜的方向横过有源区域522中的字线，直到它逼近虚线280。换言之，它在离开形成于较高金属层中的位线BL1的一部分的方向上延伸。通过保证设置在连接区域(由虚线280和282描述的)附近的存储器单元仍然能够被连接到所述位线上，这个较低金属位线经过层间接点的延伸增加了所述较低金属位线能够与之耦合的存储器单元的数量。因此，专用于连接相邻有源区域(和没有下面存储器单元)的区域基本上被最小化或减小，借此，增加DRAM电路的密度和减小整个DRAM电路的尺寸。
一旦位线BL1进入较高金属层，通过通常以水平方向与字线512、514和516交叉，它完成了在有源区域522内的横向延伸。如图6所示。参看图5，即使是在位线BL1到达虚线284时，它也没有被再次扭弯。这在图6中也被描述为位线BL1以基本水平的方向横过伪光刻线520、字线540、542和544。在位线BL1跨过字线544之后，它的角度向上而不扭弯，直到它碰上字线554为止。跨过围绕伪光刻线556的连接区域是在基本水平的方向上执行的(位线BL1现在处于伪光刻线556附近图6的最底部分处)。在跨过伪光刻线556之后，位线BL1在较高金属层中继续形成并以图中基本向下的方向延伸，直到在虚线284处走出为止。
图6所示的互补位线bBL1横过有源区522的字线502、504、506、508、510、512、514和516并形成于较高金属层之内。这对应于图5左侧和虚线280之间的图5所示位线bBL1。在虚线280附近，即在连接区域附近，位线bBL1被扭弯并耦合到较低金属层，如图5所示。在现有技术的图4中，这对应于在虚线230和232之间的扭弯间隔区域中的位线bBL1的扭弯。本发明再次允许所述扭弯发生在靠近两个有源区域522和530之间接口附近的有源区域中。
参看图6，在位线bBL1跨过伪光刻线520和横过有源区域530的第一字线540之后，位线bBL1发生扭弯。在字线540和542之间，位线bBL1遇到接点550，该接点被耦合到较低金属层中的平台552上。注意，这是在当位线bBL1位于靠近有源区域522和530之间接口附近的有源区域中时发生的。一旦位线bBL1进入较低金属层，它就被耦合到所述存储器单元上。
较低金属层中位线bBL1的一部分延伸到接点550的左侧，如图6所示。换言之，它被允许沿离开在较高金属层中形成的部分位线bBL1的方向延伸。较低金属位线经过层间接点的这个延伸保证了在连接区域(由虚线280和282描述)附近设置的存储器单元可以仍然被连接到位线bBL1上。如所讨论的，这个延伸基本上使专用于连接相邻有源区域的区域最小或被取消，从而增加了DRAM电路的密度和减小了DRAM电路的尺寸。
根据本发明的一个方面，一旦位线被扭弯，它就允许以基本水平的方向横过其余字线，从而使它可以在到达相邻有源区域的基础上改变方向。这在图6中被描述为位线BL1以基本向下倾斜的方向向右延伸、扭弯、以基本水平的方向延伸跨过连接区域并转换到基本向上倾斜的方向。如果在一个连接区域附近将被扭弯的位线在进入相邻有源区域之前没有被扭弯，它可以不经过扭弯而改变方向并在基本水平的方向上延伸以横过所述接口(当位线bBL1被允许从字线510开始时)。在它横过连接区域并在相邻有源区域中被扭弯之后，位线bBL1沿基本向上的方向延伸，直到它逼近有源区域之间下一个接口附近(即逼近伪光刻线556)为止。
在位线bBL1进入较低金属层之后，通过以基本向上的方向跨过字线542、544、546、548、550、552和554，完成了它的有源区域530的延伸。在图6中，互补位线bBL1被设置在先前所讨论的字线552和554之间真位线BL1的下面。跨过围绕伪光刻线556的连接区域是以基本水平的方向执行的(位线bBL1现在位于伪光刻线556附近离开图6所示最底位置的第二位置处)。在跨过伪光刻线556之后，位线bBL1在较低金属层内继续延伸和以图中基本向下的方向横过，直到在虚线284处出去为止。
如能够从前述看到的，本发明允许位线对BL1/bBL1在靠近有源区域522和530之间接口附近的有源区域内被扭弯而不需提供脱离有源区域的分离扭弯间隙区域(如在现有技术中所为)。换言之，用于执行扭弯的层间接点被设置在靠近位线被预期扭弯地点附近的有源区域本身之内。在图6的实施例中，提供有伪光刻字线520和556，以满足离轴光刻的需要。因此，诸如在字线516右边缘和字线540左边缘之间的连接区域近似为1微米(用于.0175微米设计原则)。但是，如图8所示，某些DRAM设计可以不需要使用伪光刻图案。在这种情况下，连接区域可以被完全删除，从而给予DRAM设计者以极大的灵活性来考虑层间接点的位置和位线被扭弯的次数。
在图6中也显著地示出了图2所示的位线BL2和bBL2以帮助进一步理解。位线BL2在由虚线280和282所描述的靠近连接区域附近没有被扭弯，如图5所示。因此，没有层间接点被提供用于位线BL2，直到位线BL2到达在有源区域530和有源区域560之间的接口附近(即由图5所示虚线262和264描述的靠近连接区域附近)为止。位线BL2的扭弯是由接点590和平台592进行的。
类似的，互补位线bBL2在接近由图5所示虚线262和264所描述的连接区域附近之前也没有被扭弯，。位线BL2的扭弯是由接点594和平台596进行的。位线BL2和bBL2被在有源区域530和560中提供的层间接点而不是在分离扭弯间隔区域(如图4所示的现有技术)中设置的层间接点扭弯。如同位线对BL1/bBL1一样，在靠近连接区域提供了较低金属位线的部分延伸以使所述连接区域最小和/或被删除。为进一步理解，读者可以跟踪在由虚线280和282所描述的靠近位间隔附近被扭弯的位线对BL3/bBL3。
图7示出了作为例子的层间接点602，该接点可以被用于扭弯图6所示本发明DRAM阵列布局的位线。如图6所示，平台区域通常是六角形的，以便在当通常向下倾斜的位线与字线相交时和它们相符。当层间接点602以基本向上倾斜的方向被定向时，它被用于扭弯基本向上倾斜的位线(例如，当在图6中使用平台552时)。但是，图7所示平台被旋转90°以容纳向下倾斜的位线(如在图6所示平台526的情况)。
虽然在各种情况下都没有要求，但是，图7的平台尺寸最好遵循前述C1M01设计原则(该原则规定接点插头必需位于平台周界线内至少100nm处)进行选择。参看图7，利用两个双箭头610和612示出了临界尺寸。这两个双箭头最好离平台604边缘至少100nm。在一个实施例中，接点插头606的尺寸大约是225nm×225nm，而双箭头610或612中每一个的尺寸大约是110nm。
图8示出了一个根据本发明的部分DRAM阵列的布局，其中，位线(在图8中水平设置)与字线(在图8中垂直设置)成大约90°角交叉。在图8中，根据本发明DRAM区域减小技术的一个实施例执行所述的扭弯。在这个实施例中，设计规则是0.175微米，从而使得位线彼此相隔约0.425微米，并导致生成7F2的单元。另外，在有源区域之间没有提供伪光刻线。因此，多个有源区域相连，并可以在任何位置或DRAM设计者所希望的位置发生位线扭弯。注意，现在扭弯完全发生在有源区域之内(暗方格表示到下面存储器单元的接点)。
在图8中，构成位线对的两个位线(即真和补)被设置在较低金属层和较高金属层(利用介电层彼此绝缘)内彼此的顶端。由于受布局的限制通常不希望将用于位线对的两个位线的层间接点放置在相同的X坐标处，所以，在它们被扭弯的Y方向上所述位线有轻微偏移以便于扭弯。例如，较高金属层的位线BL1(从图左手侧延伸的702)沿Y方向向上偏移以便于放置层间接点704(该层间接点704耦合到执行补码信号的位线706上并也形成于较高金属层中)。位线BL1(该位线形成于较高金属层中并执行例如所述位线对的真信号)经过接点708被引入较低金属层。在位线BL1被转换到较低金属层中之后，它延续到图7的右侧(当它被置于位线bBL1706之下时看不到)。
互补位线bBL1 706(它形成于较高金属层之中并从图7右手侧向左延伸)沿Y方向向下偏移以便于放置前述层间接点708。位线bBL1(该位线形成于较高金属层之中并执行例如所述位线对的补码信号)经过接点704被引入较低金属层。在它被转换到较低金属层之后，位线bBL1延伸到图7的左侧(当它被置于位线BL1 702之下时看不到)。为了使在发生扭弯的区域内存储器单元之间的任一间隔基本最小化或被消除，可以在通过了它们层间接点以后的较低金属层内提供适当的延伸。注意，由于所述位线被允许以基本和图7所示字线垂直的方式延伸，所以，传统的方形平台足以实现所述层间连接。
当本发明已经借助于一系列实施例进行了描述时，它可以在不脱离本发明范围的前提下被改变、置换和等同代替。应当注意，虽然这里所讨论的是DRAM，但是，本发明的扭弯区域减小技术可以用于需要减小用于形成层间接点的区域的任何电路(不必需是DRAM)。另外，虽然这里已经示出了在相同X坐标处基本均匀的(至少是每个其它位线对的)多个层间接点，但这不是必需的。如本专业技术领域内的普通技术人员所能理解的，本发明基本上允许层间接点被形成于有源区域内的任意方便处。因此，电路设计者可以任意决定位置和决定特定位线应当被如何扭弯而不招致不适当的区域负担。根据相同的观点，虽然本文本讨论了在连接区域附近的扭弯，但这也不是必需的。因此，权利要求被解释为包括所有落入本发明真正精神和范围的改变、置换和等同代替。
权利要求
1．一种具有存储器单元的动态随机存取存储器阵列，所述阵列的各个单元可以被多个字线和多个位线寻址，所述存储器单元被置于所述阵列的有源区域内，所述存储器单元阵列包括第一条存储器单元，所述阵列包含一个较低金属层；一个置于所述较低金属层之上的较高金属层；一个置于所述较低金属层和所述较高金属层之间的介电层；和所述多个位线的第一位线包括在所述较低金属层内形成的较低金属第一位线部分，该较低金属第一位线部分被耦合到所述第一条存储器单元的第一多个存储器单元上；和在所述较高金属曾内形成的较高金属第一位线部分，该较高金属第一位线部分通过第一接点经过所述介电层被耦合到所述较低第一金属位线部分上，所述第一接点被设置在所述有源区域中一个的上方。
2．根据权利要求1所述的动态随机存取存储器阵列，其中所述多个位线被设置在与所述多个字线成约45°角处。
3．根据权利要求1所述的动态随机存取存储器阵列，其中所述多个位线被与所述多个字线垂直设置。
4．根据权利要求1所述的动态随机存取存储器阵列，其中还包括与所述第一位线互补的第二位线，所述第二位线包括形成于所述较低金属层中的较低金属第二位线部分，该较低金属第二位线部分被耦合到所述第一条存储器单元的第二多个存储器单元；形成于所述较高金属层中的较高金属第二位线部分，该较高金属第二位线部分通过第二接点经过所述介电层耦合到所述较低第二金属位线部分，所述第二接点被设置在所述有源区域的一个之上。
5．根据权利要求4所述的动态随机存取存储器阵列，其中所述第一位线和所述第二位线被耦合到用于读出存储在所述第一条存储器单元的一个存储器单元中的电荷的读出放大器上。
6．根据权利要求5所述的动态随机存取存储器阵列，其中所述的第一接点和所述的第二接点被置位得使所述读出放大器的经历(experience)基本上等于在所述第一位线和所述第二位线上的容量。
7．根据权利要求4所述的动态随机存取存储器阵列，其中所述第一接点和所述第二接点沿X轴彼此相对偏移。
8．根据权利要求7所述的动态随机存取存储器阵列，其中所述第一接点被置于所述有源区域的第一有源区域中，所述第二接点被置于所述有源区域内与所述第一有源区域相邻的第二有源区域中。
9．根据权利要求8所述的动态随机存取存储器阵列，其中还包括置于所述第一有源区域和所述第二有源区域之间的伪光刻线，所述伪光刻线被与离轴光刻处理的需要相一致地形成。
10．根据权利要求8所述的动态随机存取存储器阵列，其中所述较低金属第一位线部分包括第一较低金属的延伸以增加所述较低金属第一位线部分可以被耦合的存储器单元的数量，所述第一较低金属延伸从所述第一接点区域沿离开所述较高金属第一位线部分的方向延伸。
11．根据权利要求10所述的动态随机存取存储器阵列，其中所述较低金属第二位线部分包括第二较低金属延伸以增加所述较低金属第二位线部分可以耦合的存储器单元的数量，所述第二较低金属延伸从所述第二接点区域沿离开所述较高金属第二位线部分和向所述第一较低金属延伸的方向延伸。
12．根据权利要求1所述的动态随机存取存储器阵列，其中所述存储器单元被设计成小于7F2，其中，F表示用于制造所述存储器单元的设计规则量纲。
13．根据权利要求1所述的动态随机存取存储器阵列，其中所述存储器单元被设计成6F2，其中，F表示用于制造所述存储器单元的设计规则量纲。
14．一种用于增加动态随机存取存储器阵列密度的方法，所述存储器阵列具有可由多个字线和多个位线寻址的存储器单元，所述存储器单元被置于所述阵列的有源区域内，所述阵列包括第一条存储器单元，所述方法包含在所述阵列的较低金属层中形成所述多个位线第一位线的第一部分；将所述第一位线的第一部分耦合到所述第一条存储器单元的第一多个存储器单元上；在所述阵列的较高金属层中形成所述第一位线的第二部分，所述较低金属层位于比所述较高金属层低的较低层，并经过一个介电层与之绝缘；和用第一层间接点使所述第一位线的所述第一部分与所述第一位线的所述第二部分耦合，所述第一层间接点形成在所述有源区域内。
15．根据权利要求14所述的方法，还包含在所述阵列的所述较低金属层中形成所述多个位线第二位线的第一部分，所述第二位线是所述第一位线的互补位线；将所述第二位线的第一部分耦合到所述第一条存储器单元的第二多个存储器单元上；在所述阵列的所述较高金属层中形成所述第二位线的第二部分；和使用第二层间接点将所述第二位线的第一部分耦合到所述第二位线的第二部分上，所述第二层间接点形成于所述有源区域内。
16．根据权利要求15所述的方法，其中所述第一层间接点和所述第二层间接点形成于所述有源区域的相邻有源区域内。
17．根据权利要求16所述的方法，还包含沿离开所述第一位线的所述第二部分的方向延伸所述第一位线的所述第一部分以使所述相邻有源区域之间的任一连接区域最小。
18．根据权利要求17所述的方法，还包含沿离开所述第二位线所述第二部分的方向延伸所述第二位线的所述第一部分以使在所述相邻有源区域之间的任一连接区域最小。
19．一种具有存储器单元阵列的动态随机存取存储器阵列，所述阵列的各个单元可被多个字线和多个位线寻址，所述存储器单元被置于所述阵列的有源区域内，所述存储单元阵列包括第一条存储器单元，所述阵列包含一个较低金属层；一个置于所述较低金属层之上的较高金属层；一个置于所述较低金属层和较高金属层之间的介电层；和所述多个位线的第一位线包括形成于所述较低金属层中的较低金属第一位线部分，所述较低金属第一位线部分被耦合到所述第一条存储器单元的第一多个存储器单元上；形成于所述较高金属层中的较高金属第一位线部分；和第一装置，用于将所述较高金属第一位线部分经过介电层耦合到所述较低第一金属位线部分上，所述第一耦合装置被置于所述有源区域之上。
20．根据权利要求1所述的动态随机存取存储器阵列，还包含与所述第一位线互补的第二位线，所述第二位线包括形成于所述较低金属层中的较低金属第二位线部分，所述较低金属第二位线部分被耦合到所述第一条存储器单元的第二多个存储器单元上；形成于所述较高金属层中的较高金属第二位线部分；和第二装置，用于将所述较高金属第二位线部分经过所述介电层耦合到所述较低第二金属位线部分上，所述第二耦合装置被置于所述有源区域之上。
全文摘要
具有存储器单元的动态随机存取存储器阵列,包含一较低金属层和一置于该较低金属层上的较高金属层。还包括一个置于较低金属层和较高金属层间的介电层。还包括多个位线的第一位线,该第一位线包括形成于较低金属层中的较低金属第一位线部分。较低金属第一位线部分被耦合到第一条存储器单元的第一多个存储器单元上。第一位线还包括形成于较高金属层中的较高金属第一位线部分。该较高金属第一位线部分通过第一接点经过所述介电层耦合到较低第一金属位线部分。第一接点被置于所述有源区域中的一个之上。
文档编号G11C11/34GK1223440SQ9811490
公开日1999年7月21日 申请日期1998年6月17日 优先权日1998年6月17日
发明者海因茨·霍尼格施密德, 约翰·德布洛斯 申请人:西门子公司, 国际商业机器公司