将数据写入至闪存的方法及相关的记忆装置与闪存的制作方法
【技术领域】
[0001]本发明涉及闪存，尤其涉及一种将数据写入至闪存的方法及相关的记忆装置与闪存。
【背景技术】
[0002]闪存可通过电子式的抹除(erase)与写入/程序化(p1gram)以进行数据储存，并且广泛地应用于记忆卡(memory card)、固态硬盘(solid-state drive)与可携式多媒体播放器等等。由于闪存为非挥发性(non-volatile)内存，因此，不需要额外电力来维持闪存所储存的信息，此外，闪存可提供快速的数据读取与较佳的抗震能力，而这些特性也说明了闪存为何会如此普及的原因。
[0003]闪存可区分为NOR型闪存与NAND型闪存。对于NAND型闪存来说，其具有较短的抹除及写入时间且每一内存单元需要较少的芯片面积，因而相较于NOR型闪存，NAND型闪存会允许较高的储存密度以及较低的每一储存位的成本。一般来说，闪存以内存单元数组的方式来储存数据，而内存单元是由一浮栅晶体管(floating-gate transistor)来加以实现，且每一内存单元可通过适当地控制浮栅晶体管的浮动闸极上的电荷个数来设定导通所述浮栅晶体管所实现的所述内存单元的所需临界电压，进而储存单一个位的信息或者一个位以上的信息，如此一来，当一或多个预定控制栅极电压施加于浮栅晶体管的控制栅极之上，则浮栅晶体管的导通状态便会指示出浮栅晶体管中所储存的一或多个二进制数(binary digit)。
[0004]在闪存中的第一个区块的一数据页中，通常会储存一个系统内部程序代码(In-System Programming code),这个ISP码是用来储存闪存的一些基本信息,例如厂商名称、闪存格式(例如单层式储存(Single-Level Cell, SLC)、多层式储存(Multiple-LevelCell,MLC)或是三层式储存(Triple-Level Cell，TLC))…等等。当闪存控制器第一次读取此闪存时，闪存控制器会先读取此ISP码以获得所需的信息，之后才能对闪存进行读取写入等操作。
[0005]然而，在闪存的封装过程中，特别是三层式储存(TLC)架构的闪存，闪存中所储存的ISP码可能会因为温度或是其他原因而使得闪存单元中的内存单元的临界电压分布(threshold voltage distribut1n)有所改变，因此,使用原本的控制栅极电压设定(亦即临界电压设定)来读取内存单元中所储存的信息可能会因为改变后的临界变压分布而无法正确地获得所储存的信息。如此一来，闪存控制器有可能无法正确地读取ISP码，因而造成闪存无法使用的问题。
【发明内容】
[0006]因此，本发明的目的在于公开一种闪存的写入方法及相关的记忆装置与闪存，其写入的数据具有较佳的噪声边限(noise margin),以解决现有技术的问题。
[0007]根据本发明一实施例，本发明公开一种将一数据写入至一闪存的方法，其中所述闪存为一三层式储存闪存，所述闪存中的每一个储存单元以一浮栅晶体管来实现，每一个储存单元支持八个写入电压位准，且所述方法包含:逐位地调整所述数据以产生一虚拟乱码位序列；以及仅以所述八个写入电压位准中的两个特定电压位准将所述虚拟乱码位序列写入至所述闪存中。
[0008]于一实施例中，所述虚拟乱码位序列写入至所述闪存中一区块的一最低有效位数据页中，且所述两个特定的电压位准中至少其一不是最接近用来读取所述最低有效位数据页中的至少一临界电压的电压位准；另外，于一实施例中，所述八个写入电压位准依序分别为一第一电压位准、一第二电压位准、一第三电压位准、一第四电压位准、一第五电压位准、一第六电压位准、一第七电压位准、一第八电压位准，所述第一电压位准对应的最高有效位、中间有效位以及最低有效位分别为(1，I, I)、所述第二电压位准对应的最高有效位、中间有效位以及最低有效位分别为(1，1，O)、所述第三电压位准对应的最高有效位、中间有效位以及最低有效位分别为(1，O, O)、所述第四电压位准对应的最高有效位、中间有效位以及最低有效位分别为(0，O, O)、所述第五电压位准对应的最高有效位、中间有效位以及最低有效位分别为(0，1，O)、所述第六电压位准对应的最高有效位、中间有效位以及最低有效位分别为(0，I, I)、所述第七电压位准对应的最高有效位、中间有效位以及最低有效位分别为(0，O, I)、所述第八电压位准对应的最高有效位、中间有效位以及最低有效位分别为(1,0, I)，且所述两个特定的电压位准分别是第一电压位准以及第四电压位准。
[0009]根据本发明另一实施例，一种记忆装置包含一闪存以及一控制器，其中所述闪存为一三层式储存闪存，所述闪存中的每一个储存单元以一浮栅晶体管来实现，每一个储存单元支持八个写入电压位准，且所述闪存中储存一数据；所述控制器则是用以存取所述闪存；另外，在所述控制器第一次读取所述闪存之前，所述闪存中的所述数据仅以所述八个写入电压位准中的两个特定电压位储存在所述闪存中。
[0010]根据本发明另一实施例，公开一种闪存，其中所述闪存为一三层式储存闪存，所述闪存中的每一个储存单元以一浮栅晶体管来实现，每一个储存单元支持八个写入电压位准，且所述闪存中储存一数据；其中在所述闪存第一次被一内存控制器读取之前，所述闪存中的所述数据仅以所述八个写入电压位准中的两个特定电压位储存在所述闪存中。
【附图说明】
[0011]图1为根据本发明的第一实施例的一种记忆装置100的示意图。
[0012]图2为根据本发明的第二实施例的闪存120中一区块的示意图。
[0013]图3为数据页(PO?P(3N-1))中多个写入电压位准LI?L8以及多个临界电压Vtl?Vt7的示意图。
[0014]图4为根据本发明的第三实施例将ISP码写入至闪存120的方法的流程图。
[0015]图5为随机数据产生器510根据ISP码产生一组虚拟乱码位序列的示意图。
[0016]图6所示为浮栅晶体管只会被程序化为两个特定的电压位准LI与L4的示意图。
[0017]其中，附图标记说明如下:
[0018]100记忆装置
[0019]110内存控制器
[0020]112微处理器
[0021]112C程序代码
[0022]112M只读存储器
[0023]114控制逻辑
[0024]116缓冲存储器
[0025]118接口逻辑
[0026]120闪存
[0027]200区块
[0028]202浮栅晶体管
[0029]510随机数据产生器
[0030]PO ?P(3N_1)数据页
[0031]WLO?WLN 字符线
[0032]400 ?404 步骤
[0033]LI?L8电压位准
[0034]Vtl?Vt7 临界电压
【具体实施方式】
[0035]请参考图1，图1为依据本发明的第一实施例的一种记忆装置100的示意图，其中本实施例的记忆装置100尤其为可携式记忆装置(例如:符合SD/MMC、CF、MS、XD标准的记忆卡)。记忆装置100包含一闪存(Flash Memory) 120以及一控制器,所述控制器可为一内存控制器110，且用来存取闪存120。根据本实施例，内存控制器110包含一微处理器112、一只读存储器(Read Only Memory，ROM) 112M、一控制逻辑114、一缓冲存储器116、与一接口逻辑118。只读存储器用来储存一程序代码112C，而微处理器112则用来执行程序代码112C以控制对闪存120的存取(Access)。
[0036]在典型状况下，闪存120包含多个区块(Block)，而所述控制器(例如:通过微处理器112执行程序代码112C的内存控制器110)对闪存120进行复制、抹除、合并数据等运作以区块为单位来进行复制、抹除、合并数据。另外，一区块可记录特定数量的数据页(Page)，其中所述控制器(例如:通过微处理器112执行程序代码112C的内存控制器110)对闪存120进行写入数据的运作是以数据页为单位来进行写入。
[0037]实作上，通过微处理器112执行程序代码112C的内存控制器110可利用其本身内部的组件来进行诸多控制运作，例如:利用控制逻辑114来控制闪存120的存取运作(尤其是对至少一区块或至少一数据页的存取运作)、利用缓冲存储器116进行所需的缓冲处理、以及利用接口逻辑118来与一主装置(Host Device)沟通。
[0038]请参考图2，图2为根据本发明的第二实施例的闪存120中一区块200的示意图。如图2所示，区块200为三层式储存(TLC)架构，亦即区块200具有N条字符线WLO?WLN，每一条字符线可构成三个数据页,故区块200共包含有3*N个数据页(PO?P(3N-1))。图2中的每一个储存单元(亦即每一个浮栅晶体管202)可以储存三个位，即包含最低有效位(lea