半导体存储器件及其操作方法
【专利说明】半导体存储器件及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2014年2月6日向韩国专利局提交的申请号为10-2014-0013761的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]各个实施例总体而言涉及电子器件，且更具体而言，涉及一种半导体存储器件及其操作方法。
【背景技术】
[0004]半导体存储器件是通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体材料实施的存储器件。半导体存储器件被分类成易失性存储器件和非易失性存储器件。
[0005]易失性存储器件是当中断电源时储存的数据丢失的存储器件。易失性存储器件包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM (SDRAM)等。非易失性存储器件是即使中断电源也能保持储存的数据的存储器件。非易失性存储器件包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、相变RAM (PRAM)、磁性RAM (MRAM)、阻变RAM (RRAM)、铁电RAM (FRAM)等。快闪存储器被分类成或非(NOR)型和与非(NAND)型。
[0006]快闪存储器件可以被分类成存储串水平地形成在半导体衬底上的二维半导体器件。快闪存储器件也可以被分类成存储串垂直地形成在半导体衬底上的三维半导体器件。
[0007]可以设计三维半导体器件来解决二维半导体器件的限制。这些限制可涉及二维半导体器件可以提供的集成度。这样，三维半导体器件可以被设计成具有垂直地形成在半导体衬底上的多个存储串。存储串包括串联耦接在位线和源极线之间的漏极选择晶体管、存储器单元和源极选择晶体管。
【发明内容】
[0008]在一个实施例中，一种半导体存储器件可以包括存储器单元阵列，其具有多个存储串，每个存储串包括漏极选择晶体管、多个漏极侧存储器单元、管道晶体管、多个源极侧存储器单元和源极选择晶体管。所述半导体存储器件还可以包括:外围电路，其适用于将包括擦除验证电压的多个操作电压提供至多个存储串；以及控制逻辑部，其适用于控制外围电路以在执行擦除验证操作时，根据在多个漏极侧存储器单元和多个源极侧存储器单元中选中的存储器单元与管道晶体管之间的距离，来调整施加至选中的存储器单元的擦除验证电压的电压电平。
[0009]在一个实施例中，一种半导体存储器件可以包括存储器单元阵列，其具有多个存储串，每个存储串包括漏极选择晶体管、多个漏极侧存储器单元、管道晶体管、多个源极侧存储器单元和源极选择晶体管。所述半导体存储器件还可以包括:外围电路，其适用于将包括擦除验证电压的多个操作电压提供至存储串；以及控制逻辑部，其适用于控制外围电路以在执行读取操作时，根据管道晶体管与在多个漏极侧存储器单元和多个源极侧存储器单元中选中的存储器单元之间的距离，来调整施加至管道晶体管的管道晶体管操作电压的电压电平。
[0010]在一个实施例中，一种半导体存储器件的操作方法可以包括以下步骤:在执行读取操作时，施加读取电压至在存储器单元串的多个存储器单元中选中的存储器单元，以及施加通过电压至未选中的存储器单元。所述操作方法还可以包括以下步骤:在选中的存储器单元与源极选择晶体管或漏极选择晶体管相邻时，施加第一电压至存储器单元串的管道晶体管；以及在选中的存储器单元与管道晶体管相邻时，施加第二电压至管道晶体管。
【附图说明】
[0011]图1是说明表示根据一个实施例的半导体存储器件的框图。
[0012]图2是说明表示根据一个实施例的半导体存储器件的存储器单元阵列的立体图。
[0013]图3是说明表示根据一个实施例的半导体存储器件的存储串的电路图。
[0014]图4是表示用于说明具有U形状的沟道层的存储串的器件的截面图。
[0015]图5是用于说明表示根据一个实施例的半导体存储器件的擦除验证操作的信号的波形图。
[0016]图6是用于说明表示根据一个实施例的半导体存储器件的读取操作的信号的波形图。
[0017]图7是说明表示包括图1中所示的半导体存储器件的存储系统的框图。
[0018]图8是说明表不图7中所不的存储系统的应用实例的框图。
[0019]图9是说明表示包括参照图8描述的存储系统的计算系统的框图。
【具体实施方式】
[0020]在下文中，将参照附图更详细地描述各种实施例。提供附图以使得本领域技术人员理解本公开的实施例的范围。然而，实施例可以采用不同的方式实施，而不应解释为限于本文中所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分地传达本发明的范围。
[0021]在本说明书中，当一个元件被提及与另一个元件“耦接”时，其包括所述元件与另一个元件“直接耦接”，或者经由其它中间元件与另一个元件“间接耦接”。在本说明书中，当某个部件“包括”某个组件时，其意味着还可以包括另一个组件，而不排除其他组件，除非另有限定。
[0022]各个实施例可以涉及，例如但不限于，一种三维半导体存储器件及其操作方法，其中当执行擦除验证操作和读取操作时可以改善存储器单元的阈值电压特性的恶化。
[0023]图1是说明表示根据一个实施例的半导体存储器件的框图。
[0024]参见图1，半导体存储器件100可以包括存储器单元阵列110、地址译码器120和读取/写入电路130。半导体存储器件100还可以包括控制逻辑部140和电压发生部分150。
[0025]存储器单元阵列110可以包括多个存储块BLKl至BLKz。多个存储块BLKl至BLKz通过字线WL与地址译码器120耦接。多个存储块BLKl至BLKz通过位线BLl至BLm与读取/写入电路130耦接。多个存储块BLKl至BLKz中的每个可以包括多个存储器单元。根据一个实施例，多个存储器单元可以是非易失性存储器单元。多个存储器单元中与同一字线耦接的存储器单元被定义为一页。换言之，存储器单元阵列110包括多个页。
[0026]此外，存储器单元阵列110中的多个存储块BLKl至BLKz中的每个可以包括多个存储串。多个存储串中的每个包括漏极选择晶体管、多个漏极侧存储器单元和管道晶体管。多个存储串中的每个还可以包括串联耦接在位线和源极线之间的多个源极侧存储器单元和源极选择晶体管。
[0027]地址译码器120、读取/写入电路130和电压发生部分150可以作为用于驱动存储器单元阵列110的外围电路来操作。
[0028]地址译码器120通过字线WL与存储器单元阵列110耦接。地址译码器120响应于控制逻辑部140的控制而操作。地址译码器120通过半导体存储器件100中的输入/输出缓冲器(未示出)来接收地址ADDR。
[0029]地址译码器120在执行擦除验证操作时，将接收的地址ADDR中的行地址译码，并根据译码的行地址将从电压发生部分150中产生的验证电压Vverify、通过电压Vpass、管道晶体管操作电压PCG和多个操作电压施加至存储器单元阵列110中的多个漏极侧存储器单元、源极侧存储器单元、漏极选择晶体管和源极选择晶体管以及管道晶体管。此外，地址译码器120在执行读取操作时，将接收的地址ADDR中的行地址译码，并根据译码的行地址将从电压发生部分150中产生的读取电压Vread、通过电压Vpass、管道晶体管操作电压PCG和多个操作电压施加至存储器单元阵列110中的多个漏极侧存储器单元、源极侧存储器单元、漏极选择晶体管和源极选择晶体管以及管道晶体管。
[0030]当执行读取操作时，地址译码器120将接收的地址ADDR中的列地址译码。地址译码器120将译码的列地址Yi传送至读取/写入电路130。
[0031]半导体存储器件100的读取操作以页为单位来执行。在请求读取操作时接收的地址ADRR包括块地址、行地址和列地址。地址译码器120根据块地址和行地址来选择一个存储块和一个字线。列地址由地址译码器120来译码，并被提供至读取/写入电路130。
[0032]地址译码器120可以包括块译码器、行译码器、列译码器以及地址缓冲器等。
[0033]读取/写入电路130可以包括多个页缓冲器PBl至PBm。多个页缓冲器PBl至PBm通过位线BLl至BLm与存储器单元阵列110耦接。多个页缓冲器PBl至PBm中的每个感测存储器单元阵列110中的位线BLl至BLm的电压电平，并在执行擦除验证操作时验证存储器单元是否被擦除。当执行读取操作时，多个页缓冲器PBl至PBm中的每个通过感测存储器单元阵列Il0中的位线BLl至BLm的电压电平来对储存在存储器单元中的数据进行感测和储存。此外，在执行擦除验证操作和读取操作时，多个页缓冲器PBl至PBm中的每个在感测位线BLl至BLm的电压电平之前将位线BLl至BLm的电压电平预充电。
[0034]读取/写入电路130响应于控制逻辑部140的控制而操作。
[0035]根据一个实施例，读取/写入电路130可以包括页缓冲器(或页寄存器)和列选择电路等。
[0036]控制逻辑部140与地址译码器120、读取/写入电路130和电压发生部分150耦接。控制逻辑部140通过半导体存储器件100中的输入/输出缓冲器(未示出)来接收命令CMD。控制逻辑部140响应于命令CMD而控制半导体存储器件100的整体操作。控制逻辑部140控制电压发生部分150，在执行擦除验证操作时根据选中的存储器单元的位置来调整施加至选中的存储器单元的验证电压Vverify的电压电平，而在执行读取操作时根据选中的存储器单元的位置来调整施加至选中的存储器单元的管道晶体管操作电压PCG的电压电平。当执行擦除验证操作时，控制逻辑部140控制电压发生部分150来将多个存储器单元分类成多个存储器单元组，并且产生用于每个存储器单元组的不同的验证电压Vverify。控制逻辑部140控制电压发生部分150来将多个存