0040] 其中：Pl管和Nl管组成反相器1，P2管和N2管组成反相器2 ;
[0041] 反相器1中，Pl管端口 8与Nl管端口 14接在一起连到VDD，P1管端口 9与Nl管 端口 13连在一起接到N3管端口 3,Pl管端口 7也接到VDD，Nl管端口 15接地；
[0042] 反相器2中，P2管端口 11和N2管端口 17接在一起连到N3管端口 3,同时P2管 端口 12与N2管端口 16接在一起连到M管端口 5,P2管端口 11接到VDD，N2管端口 18接 地；
[0043] N3管端口 1接到复制单元字线，端口 2连接到复制位线；M管端口 4接到复制单 元字线，端口 6连接到复制位线ReplicaBLB。
[0044] 所有复制单元和冗余单元均连入复制位线（ReplicaBL)后产生时序控制信号 SAE(用于控制灵敏放大器SA，是灵敏放大器的使能开启信号）。
[0045] 另外，本发明实施例中，还在复制单元字线（RWL)与复制位线ReplicaBL之间 设有一个PMOS管作为预充管，该预充管另一端还接输出反相器来输出所述时序控制信号 SAE0
[0046] 如图2所示，所述复制单元字线电压抬升模块包括：Pl~P3三个MOS管、Nl~N2 两个MOS管、反相器INV与MOS电容；其中：
[0047] Pl管和Nl管组成反相器1，其中，Pl管端口 1接VDD，端口 2与Nl管端口 5接在 一起连到时钟信号端，Pl管端口 3与Nl管端口 4接在一起连接到N2管端口 11，Nl管端口 6接地；
[0048] P2管与N2管一起构成反相器2,其中，P2管端口 8与N2管端口 11接在一起，P2 管端口 7与N2管端口 10接在一起连到P3管端口 14并与复制单元字线相连；P2管端口 9 接地，N2管12与P3管端口 15接在一起连到MOS电容端口 16 ;
[0049] P3管端口 13接电源VDD，M0S电容端口 17接反相器INV输出端口 18,反相器INV 端口 19接N2管端口 11。
[0050] 如图2左下角所示，所述复制单元字线电压抬升模块可以将输入的时钟信号（CK) 处理为高电压的电平信号，为了便于表示此处使用RWL表示复制单元字线（RWL)所接收到 的信号，复制单元字线的电压越大，复制单元电流及其偏差AIrell越大，从而使得的时序控 制电路延迟偏差越小；复制单元字线信号电压与电流偏差关系如图3所示；如图3中的4条 曲线从上向下依次表示VDD= 0. 9V~0. 6V。
[0051] 另外，由抬升复制单元字线（RWL)电压引起的电流增大放电时间变短而导致的总 的延迟缩小可以通过延迟复制单元字线控制信号而解决。
[0052] 另一方面，还将本发明实施例是方案与传统方案进行了比对。如图4a_4b所示，分 别为传统复制位线技术和本发明实施例方案的1000次蒙特卡罗仿真结果示意图。
[0053] 图4a_4b中，横坐标表示Time(即时间，其单位为ns)，其纵坐标表示Voltage(即 电压，其单位为mV)。由图4a-4b可以看出：传统和本发明使用的复制单元个数为2,0. 85V 电源电压、SS工艺角、-40°C的仿真条件下，1000次蒙特卡罗仿真的结果显示，传统复制位 线放电信号和SAE信号在发生工艺偏差时比较发散。而本发明实施例中复制位线的电压信 号和SAE信号在发生工艺偏差时非常集中。经对比可得：本发明实施例所提供的一种具有 复制单元字线电压抬升技术的SRAM复制位线电路偏差比传统复制位线电路的偏差减小了 40. 88%。由此可见，本发明实施例所提供一种具有复制单元字线电压抬升技术的SRAM时 序控制电路能够有效地降低SRAM中灵敏放大器控制时序的工艺偏差。
[0054] 所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能 模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模 块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功 能。
[0055] 以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换， 都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范 围为准。
【主权项】
1. 一种具有复制单兀字线电压抬升技术SRAM时序控制电路，其特征在于，包括：时序 复制电路模块与复制单元字线电压抬升模块；其中： 所述时序复制电路模块并联在复制单元字线与复制位线之间； 所述复制单元字线电压抬升模块一端与时钟信号端相连，另一端与所述复制单元字线 相连，用于将输入的时钟信号处理为高电压的电平信号，并传输给复制单元字线；复制单元 字线的电压越大，时序复制电路模块中复制单兀电流及其偏差越大，从而使得时序控制电 路延迟偏差越小。2. 根据权利要求1所述的一种具有复制单元字线电压抬升技术SRAM时序控制电路，其 特征在于，所述时序复制电路模块包含n个串联连接的复制单元及若干个串联连接的冗余 单元； 其中，所有复制单元两端均分别与复制位线Replica BL及Replica BLB相连，所有复 制单元的控制端均与所述复制单元字线相连； 所述冗余单元两端均分别与复制位线Replica BL及Replica BLB相连，所有冗余单元 的控制端接地。3. 根据权利要求2所述的一种具有复制单元字线电压抬升技术SRAM时序控制电路， 其特征在于，所述复制单元与冗余单元的内部结构相同，均包括：Pl~P2两个PMOS管以及 Nl~M四个NMOS管； 其中：Pl管和Nl管组成反相器1，P2管和N2管组成反相器2 ; 反相器1中，Pl管端口 8与Nl管端口 14接在一起连到VDD，Pl管端口 9与Nl管端口 13连在一起接到N3管端口 3, Pl管端口 7也接到VDD，Nl管端口 15接地； 反相器2中，P2管端口 11和N2管端口 17接在一起连到N3管端口 3,同时P2管端口 12与N2管端口 16接在一起连到M管端口 5, P2管端口 11接到VDD，N2管端口 18接地； N3管端口 1接到复制单元字线，端口 2连接到复制位线R印Iica BL ;N4管端口 4接到 复制单元字线，端口 6连接到复制位线Replica BLB。4. 根据权利要求2或3所述的一种具有复制单元字线电压抬升技术SRAM时序控制电 路，其特征在于，所有复制单元和冗余单元均连入复制位线后产生时序控制信号SAE。5. 根据权利要求1所述的一种具有复制单元字线电压抬升技术SRAM时序控制电路， 其特征在于，所述复制单元字线电压抬升模块包括：Pl~P3三个MOS管、Nl~N2两个MOS 管、反相器INV与MOS电容；其中： Pl管和Nl管组成反相器1，其中，Pl管端口 1接VDD，端口 2与Nl管端口 5接在一起 连到时钟信号端，Pl管端口 3与Nl管端口 4接在一起连接到N2管端口 11，Nl管端口 6接 地； P2管与N2管一起构成反相器2,其中，P2管端口 8与N2管端口 11接在一起，P2管端 口 7与N2管端口 10接在一起连到P3管端口 14并与复制单元字线相连；P2管端口 9接地， N2管12与P3管端口 15接在一起连到MOS电容端口 16 ; P3管端口 13接电源VDD，M0S电容端口 17接反相器INV输出端口 18,反相器INV端口 19接N2管端口 11。
【专利摘要】本发明公开了一种SRAM复制位线电路，包括：时序复制电路模块与复制单元字线电压抬升模块；其中：所述时序复制电路模块并联在复制单元字线与复制位线之间；所述复制单元字线电压抬升模块一端与时钟信号端相连，另一端与所述复制单元字线相连，用于将输入的时钟信号处理为高电压的电平信号，并传输给复制单元字线；复制单元字线的电压越大，放电单元电流及其偏差越大，从而使得时序控制电路延迟偏差越小。本发明提供的电路不仅在低电源电压下具有很好的抗工艺偏差能力，同时不会大幅度增加芯片的面积，且不影响芯片运行速度。
【IPC分类】G11C11/413
【公开号】CN105070316
【申请号】CN201510544173
【发明人】李正平, 尚凤仪, 谢明明, 李颂, 卢文娟, 周永亮, 彭春雨, 谭守标, 陈军宁
【申请人】安徽大学
【公开日】2015年11月18日
【申请日】2015年8月27日