取样具有多个通道的输入级的制作方法
【专利说明】取样具有多个通道的输入级
[0001 ] 相关申请案的交叉参考
[0002]本申请案主张2013年9月9日申请的第61/875,597号美国临时申请案的权利，所述案的全文并入本文中。
技术领域
[0003]本发明涉及一种具有可用于模/数转换器(ADC)的多个通道的取样输入级，特定来说，涉及具有多通道可重新配置时间交错的ADC。然而，此一输入级可用于其它ADC或模拟电路，尤其包含在个别通道之间需要高级隔离的ADC或模拟电路。
【背景技术】
[0004]具有集成ADC或独立ADC的微控制器可包括多个模拟输入通道。这些个别通道通常连接到多路复用器电路，所述多路复用器电路接着完全耦合所选择的通道与ADC。通常通过控制或配置寄存器选择通道，所述控制或配置寄存器提供例如在位字段中对应于通道数目的多个选择位。用户可对此寄存器进行编程以通过所述多路复用器电路选择相应通道或自动地扫描所选择的通道集合。
[0005]在任何多路复用器电路中，串扰都是一个问题。出于许多根本原因，如果选择N个输入中的一者并将其路由到单一输出，那么在一定程度上所有未所选择的输入仍将出现于所述输出处。在输入多路复用器对ADC转换器的情况下，对于SOMHz-1dBFS输入正弦曲线，基线串扰通常为_66dB左右，这是归因于跨多路复用器(开关)元件的未选择的输入的电容泄漏。这无法通过常规电路设计技术来改善。因此，需要一种改进的多路复用器输入级。
【发明内容】
[0006]根据实施例，一种模拟输入级可具有m个差分输入通道，其中m>l，其中所述模拟输入级经配置以选择m个差分输入通道中的一者且提供输出信号，所述模拟输入级包括:η个相同选择单元，每一选择单元具有m个差分通道输入及一个差分输出，其中η为至少2m—S每一选择单元可操作以通过相应差分多路复用器单元耦合到差分输入通道中的任一者，其中多路复用器单元经驱动以选择差分输入通道中的一者且通过蝶形开关单元耦合所选择的差分通道输入与所述选择单元的差分输出；其中组合η个选择单元的差分输出信号，借此通过抵消而移除来自除所选择的通道以外的通道的不良串扰。
[0007]根据另一实施例，可设计η个选择单元中的每一者中的多路复用器以在选择通道时按非反相或反相方式转递所述通道的相应差分输入信号。根据另一实施例，可按非反相方式转递第一通道的差分输入信号，其中由偶数多路复用器单元按非反相方式且由奇数多路复用器单元按反相方式转递第二通道的差分输入信号。根据另一实施例，可由每q及q+1个多路复用器单元按非反相方式且由每q+2及q+3个多路复用器单元按反相方式转递第三通道的差分输入信号，其中q开始于q=l且以3递增。根据另一实施例，可由每q、q+l、q+2及q+3个多路复用器单元按非反相方式且由每q+4、q+5、q+6及q+7个多路复用器单元按反相方式转递第四通道的差分输入信号，其中q开始于q=l且以7递增。根据另一实施例，每一选择单元可包括取样单元，所述取样单元连接于差分多路复用器单元与蝶形开关单元之间。根据另一实施例，每一取样单元可包括:第一取样电容器，其连接于所述取样单元的正输入与输出之间；及第二取样电容器，其连接于所述取样单元的负输入与输出之间。根据另一实施例，每一取样单元可包括:可控制开关，其用于使所述正输入及所述负输入短路；以及第一及第二接地开关，其用于分别使所述正输出及所述负输出接地。根据另一实施例，可控制蝶形开关单元使得如果按反相方式转递所选择的通道输入信号，那么所述蝶形开关单元在其输入处使差分信号反相。
[0008]根据另一实施例，一种模/数转换器(ADC)可包括如上文描述的模拟输入级。
[0009]根据另一实施例，一种用于提供选自多个差分输入通道的差分输入信号的方法可包括:提供η个相同选择单元，每一选择单元具有m个差分通道输入及一个差分输出，其中η为至少21^1;根据连接模式，按非反相或反相方式连接每一差分输入通道与每一选择单元的相应通道输入;选择输入通道，其中通过蝶形开关将所选择的输入通道的信号转递到所述选择单元的差分输出；及组合η个选择单元的差分输出信号，其中通过抵消而移除来自除所选择的通道以外的通道的不良串扰。
[0010]根据另一实施例，所述方法可进一步包括:如果选择第一通道，那么按非反相方式转递所述第一通道的差分输入信号；及如果选择第二通道，那么在偶数选择单元内按非反相方式且在奇数选择单元内按反相方式转递所述第二通道的差分输入信号。根据另一实施例，所述方法可进一步包括:在每q及q+Ι个选择单元内按非反相方式且在每q+2及q+3个选择单元内按反相方式转递第三通道的差分输入信号，其中q开始于q = I且以3递增，且在每p、p+l、p+2及p+3个选择单元内按非反相方式且在每p+4、p+5、p+6及p+7个选择单元内按反相方式转递第四通道的差分输入信号，其中q开始于P = I且以7递增。根据所述方法的另一实施例，每一选择单元可包括取样单元，所述取样单元连接于差分多路复用器与蝶形开关单元之间，其中每一取样单元包括:第一取样电容器，其连接于所述取样单元的正输入与输出之间；及第二取样电容器，其连接于所述取样单元的负输入与输出之间。根据另一实施例，所述方法可进一步包括:提供耦合开关使所述正输入及所述负输入短路及分别通过相应接地开关使所述正输出及所述负输出接地。根据所述方法的另一实施例，可执行控制蝶形开关使得如果按反相方式转递所选择的通道输入信号，那么所述蝶形开关在其输入处使差分信号反相。
【附图说明】
[0011 ]图1展示多路复用器的实施例；
[0012]图2展示示出16个取样单元中的三个的框图；
[0013]图3展示具有8个取样/选择单元的四通道输入级的实施例。
[0014]图4展示管线式ADC的实施例。
[0015]图5展示管线式ADC的输入区段的更多细节。
[0016]图6展不裸片显微图。
[0017]图7展示数字PADC输出的FFT。
[0018]图8a到Sb展示根据特定实施例的4个输入通道之间的串扰。
【具体实施方式】
[0019]在本发明中，根据各个实施例的输入级可用于并入输入且在多个模拟通道之间作出选择的任何模拟系统。在如所揭示的管线式ADC中输入级的使用仅限于当前/优选实施例。使用多路复用输入的其它应用可适用。
[0020]根据各个实施例，将ADC输入取样到η个相同元件上，随后组合所述η个相同元件，其中η为至少η = 2(?目—1L每一通道可提供例如差分输入ΙΝ_Ρ、ΙΝ_Ν。因此，例如在4通道实施例中，使用至少8个相同元件，如下文将更详细说明。
[0021]下文所揭示的实施例将使用4个通道且因此使用16个相同单元。根据上述要求/定义，其它配置可使用更多个或更少个相同元件。多路复用器也被复制η次且随着其驱动取样元件中的每一者而进行差分排列使得通过正交码驱动每一输入。随后组合ADC取样元件使得不良输入被抵消，从而仅留下所要输入。每一多路复用器单元具有严格差分，包含寄生与有源元件。
[0022]图1中展示根据一个实施例的基本多路复用器单元胞。在此情况中，使用自举(升压)开关，但其并非对各个实施例均特别重要。然而，关键在于按相同方式取样差分信号的两侧。此外，如果需要任何次级多路复用器输出(即，在管线式ADC设计的情况下为快闪ADC(Flash-ADC))，那么关键在于通过使用具有相同连阱及势阱的虚拟装置精确匹配寄生二极管及电容。
[0023]如图1中所示，在此实施例中，在正分支中，输入ΙΝ_Ρ与三个开关110a、120a及130a耦合。提供自举电路140a，自举电路140a接收时钟信号CLK且产生开关11Oa及130a的控制信号。根据一些实施例可实施第二开关120a且其始终停用且仅为匹配次级多路复用器输出(0UT2_P)的寄生效应而存在。然而，其它实施例可不实施开关120a及120b。第一开关I 1a的开关输出提供第一输出信号0UT_P且第三开关130a的开关输出提供输出信号0UT2_P。第二开关120a的开关输出与来自负分支的信号0UT2_N连接。输入IN__^负分支提供具有开关110b、120b、