电阻式存储器的低功率写和读操作的装置的制造方法
【专利说明】电阻式存储器的低功率写和读操作的装置
【背景技术】
[0001] 具有非易失性的片上嵌入式存储器可W实现能量和计算效率。若干新型固态高密 度非易失性存储器使用具有可变电阻的存储器元件来存储信息。自旋转移力矩-磁性随机 存取存储器(STT-MRAM)的电阻取决于两个磁性层的相对磁化极性。其他可变电阻存储器包 括电阻式RAM(ReRAM)和传导桥接RAM(CbRAM),其的电阻取决于传导路径通过电介质或电解 质的形成和消除。还存在相变存储器(PCM)，对于其单元的电阻率取决于硫族化物的结晶态 或无定形态。
[0002] 图1图示对于STT-MRAM的双端1T-1MTJ(磁性隧道结)位单元100。位单元100包括存 取晶体管Ml和MT J设备。MTJ设备是STT-MRAM的存储元件，其包括钉扎磁性层和自由磁性层。 自由磁性层磁化取向可W随着写电流方向而改变。如果写电流从自由磁性层流到钉扎磁性 层，自由磁性层磁化与钉扎磁性层对准并且MTJ设备处于具有低电阻的并行态(化）。如果写 电流从钉扎磁性层流到自由磁性层，自由磁性层磁化方向与钉扎磁性层相对并且MTJ设备 处于具有高电阻的反并行(Rap)态。
[0003] 对于运些电阻性存储器，读操作一般比写操作更快，并且写电流一般大于读电流。 与消耗瞬态写功率的SRAM(静态随机存取存储器)和DRAM(动态随机存取存储器)不同，电阻 式存储器仍消耗静态写功率而不管单元在写操作期间是否被翻转。运些电阻式存储器的读 功率根据读传感器的实现而也可W是静态的。减少读和写能量W便满足高性能和低功率应 用的目标对于电阻式存储器是个挑战。
【附图说明】
[0004] 将从下文给出的详细描述W及本发明的各种实施例的附图更充分地理解本发明 的实施例，然而，它们不应视为使本公开局限于特定实施例，而只是为了解释和理解。
[0005] 图1图示对于STT-MRAM的双端1T-IMT J位单元。
[0006] 图2是对于电阻式存储器的常规写路径。
[0007] 图3是根据本公开的一个实施例的时域中的数据驱动写路径。
[000引图4是根据本公开的一个实施例的电流域（current domain)中的数据驱动写路 径。
[0009] 图5是根据本公开的一个实施例对于电流域中的据驱动写路径的可变强度写驱动 器。
[0010] 图6是根据本公开的一个实施例使图3-5的任何或全部实施例与在写操作之前执 行读操作的逻辑结合的阵列架构。
[0011] 图7是根据本公开的一个实施例具有自控写操作的写路径架构。
[0012] 图8是根据本公开的一个实施例具有自控读操作的读路径架构。
[0013] 图9A是根据本公开的一个实施例具有自控读操作的读路径架构的源线逻辑。
[0014] 图9B是根据本公开的一个实施例具有自控读操作的读路径架构的超前/滞后检测 器。
[0015] 图10是示出根据本公开的一个实施例具有自控读操作的读路径架构的操作的标 绘图。
[0016] 图11是根据本公开的一个实施例具有参考图3-10描述的读和写设计架构中的任 一个的智能设备或计算机系统或SoC(片上系统）。 具体实施例
[0017] 实施例描述对于低功耗的电阻式存储器的写和读操作及设计技术。在一个实施例 中，数据驱动写装置用于降低电阻式存储器中的写操作功率。在运样的实施例中，WriteO与 Writel之间的不对称写开关电流用于降低写操作的功率。例如，写操作中在总写能量的25% 与37%之间的功率节省由装置实现。
[001引在下列实施例中，术语"WriteO"指将逻辑低写入存储器元件的写操作，并且 "Writer指将逻辑高写入存储器元件的写操作。在一个实施例中，装置用于在写操作之前 执行读操作。在运样的实施例中，不必要的写通过使用初始低功率读操作而避免。例如在 30%范围内的功率节省可在读/写比是50/50时实现。
[0019] 在一个实施例中，提供装置来执行自控写操作。在该实施例中，位单元（即，选择要 写入的位单元)一翻转就停止写操作。在一个实施例中，提供装置来执行自控读操作。在该 实施例中，一检测到数据就停止读操作。在读功率中例如在1〇%-25%范围内的功率节省可由 装置实现来执行自控读操作。
[0020] 尽管对于电阻式存储器技术的基础存储器元件变化，用于读和写的方法在电气上 相似并且被实施例所包含。实施例可W组合来对电阻式存储器实现最佳能量节省。
[0021] 在下列描述中，阐述许多细节W提供对本公开的实施例的更全面的解释。然而，本 公开的实施例可在没有运些具体细节的情况下实践，运对于本领域内技术人员将是明显 的。在其它实例中，W框图的形式而不详细地示出众所周知的结构和设备，W便避免掩盖本 公开的实施例。
[0022] 注意在实施例的对应图中，信号用线表示。一些线可更粗，用于指示更多的组成信 号路径，并且/或在一个或多个端处具有箭头，用于指示主要信息流方向。运样的指示不意 在为限制性的。相反，运些线结合一个或多个示范性实施例使用W便于更容易地理解电路 或逻辑单元。任何表示的信号，如由设计需要或偏好指定的，实际上可包括一个或多个信 号，其可在两者中的任一方向上行进并且可用任何适合类型的信号方案实现。
[0023] 在整个说明书和权利要求中，术语"连接"意指连接的事物之间没有任何中间设备 的直接电气连接。术语"禪合"意指连接的事物之间的直接电气连接或通过一个或多个被动 或主动中间设备的间接连接。术语"电路"意指设置成彼此合作来提供期望功能的一个或多 个被动和/或主动部件。术语"信号"意指至少一个电流信号、电压信号或数据/时钟信号。 "一"、"一个'和"该'的意思包括复数个参考。巧…中"的意思包括巧…中"和巧…上"。
[0024] 术语"标度"一般指将设计(示意图和布局）从一个工艺技术转换成另一个工艺技 术。术语"标度"一般也指在相同技术节点内缩小布局和设备。术语"标度"还可指相对于另 一个参数(例如，电力供应水平）调整信号频率(使之减慢）。术语"大致"、"接近"、"近似"、 "靠近"和"大约"一般指在目标值的+/- 20%内。
[0025] 如本文使用的，除非另外规定，用于描述公共对象的序数词"第一"、"第二"、"第 立"等的使用仅仅指示所参考的类似对象的不同实例，并且不意在暗指运样描述的对象必 须在时间上、空间上采用排序或采用任何其它方式处于给定序列中。
[0026] 为了实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极、源极、 栅极和块状端子。晶体管还包括S栅极和FinFet晶体管、圆柱体全包围栅极晶体管或实现 晶体管功能性的其他设备(像碳纳米管或自旋电子器件）。源极和漏极端子可W是等同元件 并且在本文能互换地使用。本领域内技术人员将意识到可使用其他晶体管(例如双极结晶 体管-BJT、PNP/NPN、BiCMOS、CMOS、eFET等)而不偏离本公开的范围。术语?N"指示n型晶体 管(例如，NMOS、NPN BJT等)并且术语"MP"指示P型晶体管(例如，PMOS、PNP BJT等）。
[0027] 图2是对于电阻式存储器的常规写路径200。该写路径200由写使能通路口（pass-gates)201和202、写驱动缓冲区203和204W及与它们相应的存取(或选择)晶体管禪合的电 阻式存储器元件（即RMEo-Mlo至RMEn-Mln)组成，其中V是等于或大于1的整数。字线(WL)被 每个晶体管接收。例如，Mlo接收WL<0>，并且Mln接收WL<n>，其中'n'是大于零的整数。WREN (写使能）用于控制通路口 201和202。位单元的一个端子禪合于位线(BL)并且位单元的另一 端禪合于源或选择线(SL)。写数据DATAIN被生成wrdata_b和wrda化的写驱动器203和204接 收，其中'?'(1曰1曰_13是^(1曰化的逆。根据WREN的逻辑水平，wr (1曰1曰_13和《^ da化分别禪合于化和 SL。
[0028] 当WREN为高并且DATAIN也为高时，跨所选的位单元的电流使它从化状态切换到Rap 状态（即，Writel)。当WREN为高并且DATAIN为低时，所选的位单元从Rap切换到Rp(即， WriteO) dRap与化状态之间所需的写能量是不对称的，即从Rap切换到化（即，WriteO)所需要 的能量可W大大小于从化切换到Rap(即，Wri tel)所需要的能量。常规设计200总是对Writel 消耗最坏情况能量，并且运在WriteO期间浪费能量。
[0029] 图3是根据本公开的一个实施例的时域中的数据驱动写路径300。指出图3的具有 与任何其他图的元件相同的标号（或名字）的那些元件可W采用与描述的那个相似但不限 于运样的任何方式操作或起作用。
[0030] 对于电阻式存储器，WriteO和Writel切换能量是不对称的。例如，从Ra巧化P(即， WriteO)的STT-MRAM切换能量大大小于从化到Rap状态（即，Writel)的切换能量。另外，源极 跟随器效应使单元对于Wri tel操作所看到的电流减少。因此，Wri tel能量比WriteO能量大 得多。不管是执行WriteO还是Writel,现有设计（例如，写路径200)耗尽最坏情况写能量 (即，Writel所需要的能量）。运在WriteO操作期间浪费能量。
[0031] 图3的实施例使用"数据驱动写"技术来使总写能量明显减少。运可W在时域中或 在电流域中进行。根据一个实施例，在如参考图3和图4论述的时域中，对于Writel比对于 WriteO应用更长写脉冲。根据一个实施例，在如参考图5和图6论述的电流域中，写时间是固 定的并且对于Writel比对于WriteO寻求更大写电流。
[0032] 参考图3,在一个实施例中，写路径300包括选择单元301，其可由DATAIN操作。在一 个实施例中，选择单元301是复用器，其接收至少两个写使能信号-用于实现写逻辑一的 wrenl，和用于实现将逻辑零写入电阻式存储器的所选位单元的wrenO。为了不掩盖实施例， 之前论述的元件和特征可不重复。
[0033] 在一个实施例中，数据驱动写架构300用写使能脉冲使时域中的能量减少。在一个 实施例中，wrenl是具有比wrenO的脉冲持续时间更长的脉冲持续时间的脉冲。在该实施例 中，与彼此相比，wrenl导致更长的写电流持续时间并且wrenO导致更短的写电流持续时间。 在一个实施例中，对于WriteO操作，DATAIN为低并且选择wrenO。在一个实施例中，对于 Writel操作，DATAIN为高并且选择wrenl。在一个实施例中，对于wrenl和wrenO的脉宽可由 软件或硬件编程。在一个实施例中，对于wrenl和wrenO的脉宽通过融合而预定。
[0034] 图4是根据本公开的一个实施例的电流域中的数据驱动写路径400。指出图4的具 有与任何其他图的元件相同的标号（或名称）的那些元件可W采用与描述的那个相似但不 限于运样的任何方式操作或起作用。
[0035] 在一个实施例中，写数据驱动器401和402具有相对于彼此的倾斜电流驱动强度。 在一个实施例中，写数据驱动器401和402在它们的驱动端处包括逆变器。在一个实施例中， 每个写缓冲区中的设备(例如，P型设备MPl、n型设备MNl、p型设备MP2和n型设备MN2)大小适 于使得WriteO电流小于Writel电流。在一个实施例中，与传统驱动器203和204相比，MNl和 MP2对于Writel操作在尺寸上（即，W/L)变得更大W与对于WriteO的电流相比对将逻辑一写 入所选位单元提供更