电阻式存储器架构和装置的制造方法
【专利说明】电阻式存储器架构和装置
[0001]对于相关申请的交叉引用
[0002]本专利申请要求题目为“电阻式RAM和装置(RESISTIVE RAM AND DEVICES) ”的在2014年5月20提交的美国临时专利申请序列号N0.62/000, 952的权益，并且与题目为“用于两端存储器的选择器装置(SELECTOR DEVICE FOR TWO-TERMINAL MEMORY) ”的在2014年12月31日提交的共同待决的美国非临时专利申请序列号N0.14/588，185相关，该美国非临时专利申请序列号N0.14/588，185要求题目为“用于两端装置的选择器装置(SELECTORDEVICE FOR TWO TERMINAL DEVICE) ”的在2014年3月11日提交的美国临时专利申请序列号N0.61/951，454的权益，并且要求题目为“快速应用(FAST APPLICAT1NS) ”的在2014年7月7日提交的美国临时专利申请序列号N0.62/021，660的权益，该两案均出于所有目的以其各自全部内容以引用的方式并入本文中。
技术领域
[0003]本公开总体上涉及固态存储器；例如，各个公开的实施例提供了一种架构，该架构便利了在绝缘半导体衬底上的二维和三维存储器阵列的制造。
【背景技术】
[0004]在集成电路技术领域内的最近的创新是电阻式存储器。虽然电阻式存储器技术的大部分仍处于开发阶段中，但是用于电阻式存储器的各种技术思想已经被本发明的受让方证明，并且在用于证明或反驳相关联的理论的验证的一个或多个阶段中。即使如此，电阻式存储器技术有希望相对于在半导体电子工业中的竞争技术保持相当大的优点。
[0005]电阻式随机存取存储器(RRAM)是电阻式存储器的一个示例，并且虽然随机存取存储器历史上有着易失性的含义，但是受让方已经提出了 RRAM的非易失性模型。而且，本公开的发明人相信，RRAM具有成为高密度非易失性信息存储技术的潜力。通常，RRAM通过可控地在不同的电阻状态之间转换来存储信息。单个电阻式存储器可以存储单个比特的信息或多个比特，并且可以被配置为一次可编程单元或可编程和可擦除装置，如由受让方证明的各种存储器模型所提供的那样。
[0006]本发明人已经提出了各种理论来解释电阻式转换的现象。在一种这样的理论中，电阻式转换是在原本电绝缘的介质内形成导电结构的结果。该导电结构可以由离子、可以在适当的情况(例如，适当的电场)下被离子化的原子或其他电荷承载机构来形成。在其他这样的理论中，可以响应于被施加到电阻式存储器单元的适当电势而出现原子的场辅助扩散。在由本发明人提出的其他理论中，可以响应于在二元氧化物(例如，附0、1102等)焦耳加热和电化学过程而出现导电细丝，或者通过用于包括氧化物、硫族化合物和聚合物等的离子导体的氧化还原过程而出现导电细丝。
[0007]鉴于上面的情况，本发明人努力在存储器技术和电阻式存储器中作出进一步的改进。
【发明内容】
[0008]下面提供说明书的简化汇总，以便基本明白该说明书的一些方面。该汇总不是说明书的广泛综述。其意欲既不识别说明书的重要或关键元素，也不界定说明书的任何特定实施例的方面或权利要求的任何范围。其目的是作为对于在本公开中提供的更详细说明的前奏，以简化形式提供本说明书的一些思想。
[0009]本公开的实施例提供了一种高密度两端存储架构，其具有两端存储器的性能益处和较低的制造成本。该两端存储器架构在各个实施例中可以被构造在衬底上，并且包括在存储器架构的导电层凹陷结构内形成的两端存储器单元。在一个实施例中，可以与垂直通孔蚀刻相结合地建立作为水平蚀刻的导电层凹陷。在另一个实施例中，可以针对该两端存储器架构的各个导电层来图案化导电层凹陷。
[0010]在其他实施例中，两端存储器单元可以包括沿着相对于衬底的法线方向倾斜角度而布置或堆叠的层。该倾斜角度布置在各个实施例中可以有利于用于提供增大的存储器密度的三维架构。在另外的实施例中，该倾斜角度布置可以有利于技术节点的可扩展性，其中，膜的厚度可以至少部分地控制两端存储器单元的关键尺寸。
[0011 ] 在各个实施例中，可以与集成芯片相结合地制造两端存储器架构。在一些实施例中，可以按照单片过程将两端存储器架构制造在集成芯片上。而且，该过程可以包括在集成芯片之上或之内的存储器架构的子集和CMOS器件的子集之间的电子互连。根据其他实施例，公开了包括两端存储器架构和CMOS器件的一个或多个电子装置。
[0012]在其他实施例中，本公开提供了一种用于形成包括三维存储器装置的装置的方法。所述方法可以包括:在绝缘半导体衬底上布置第一字线材料层；在所述第一字线材料层上布置第一绝缘材料层；在所述第一绝缘材料层上布置第二字线材料层；并且，在所述第二字线材料层上布置第二绝缘材料层。而且，所述方法可以包括:形成通孔，所述通孔穿过第一字线材料层、第一绝缘材料层、第二字线材料层和第二绝缘材料层，其中，在所述通孔内过蚀刻所述第一字线材料层和所述第二字线材料层，以在所述第一字线材料层中形成第一凹陷，并且在所述第二字线材料层中形成第二凹陷。而且，所述方法可以包括:在所述通孔的所述第一凹陷和所述第二凹陷内沉积选择材料，其中，所述选择材料与所述第一字线材料层和所述第二字线材料层电接触，并且，在所述通孔的所述第一凹陷和所述第二凹陷内形成接触材料，其中，所述接触材料与所述选择材料电接触。而且，所述方法可以包括:在所述通孔内沉积转换材料层，所述转换材料层与在所述通孔的所述第一凹陷和所述第二凹陷内的所述选择材料电接触，并且与所述通孔的所述第一凹陷和所述第二凹陷内的所述接触材料电接触；并且，在所述通孔内沉积位线材料层，所述位线材料层与所述转换材料电接触。
[0013]在另外的实施例中，提供了一种包括三维存储器装置的装置。所述装置包括在绝缘半导体衬底上布置的第一字线材料层、在所述第一字线材料层上布置的第一绝缘材料层、在所述第一绝缘材料层上布置的第二字线材料层和在所述第二字线材料层上布置的第二绝缘材料层。除了上面的内容之外，所述装置可以包括通孔，所述通孔穿过所述第一字线材料层、所述第一绝缘材料层、所述第二字线材料层和所述第二绝缘材料层而形成，其中，在所述通孔内过蚀刻所述第一字线材料层和所述第二字线材料层，以在所述第一字线材料层中形成第一凹陷，并且在所述第二字线材料层中形成第二凹陷。而且，所述装置可以包括:在所述通孔的所述第一凹陷和所述第二凹陷内布置的选择材料，其中，所述选择材料与所述第一字线材料层和所述第二字线材料层电接触；以及，在所述通孔的所述第一凹陷和所述第二凹陷内布置的接触材料，其中，所述接触材料与所述选择材料电接触。而且，所述装置可以包括:在所述通孔内布置的转换材料层，所述转换材料层与在所述通孔的所述第一凹陷和所述第二凹陷内的所述选择材料电接触，并且与所述通孔的所述第一凹陷和所述第二凹陷内的所述接触材料电接触；以及，在所述通孔内布置的位线材料层，所述位线材料层与所述转换材料电接触。
[0014]下面的说明和附图阐述了本说明书的某些说明性方面。然而，这些方面仅指示可以使用本说明书的原理的各种方式的几种。通过下面结合附图考虑的说明书的的详细说明，本说明书的其他优点和新颖特征将变得显然。
【附图说明】
[0015]参考附图来描述本公开的各个方面或特征，其中，相似的附图标号贯穿各处用于指示相似的元件。在本说明书中，给出了多个具体细节，以便彻底明白本公开。然而，应当明白，可以在没有这些具体细节的情况下或使用其他方法、组件、材料等来实施本公开的某些方面。在其他情况下，以框图形式示出了公知结构和装置，以便利描述本公开；
[0016]图1描述了根据一个或多个公开的实施例的样品存储器架构的框图；
[0017]图2图示在其他实施例中的适合于以阵列制造的示例两端存储器单元的图；
[0018]图3描述了图2的示例两端存储器单元的截面视图的图；
[0019]图4图示了在其他实施例中的、部分以通孔蚀刻来制造的两端存储器单元的示例阵列的框图；
[0020]图5描述了在其他实施例中的、用于提供各个字线的电控制的存储器装置的样品侧视图的框图；
[0021]图6A至图6F描述了在另外的实施例中的、包括用于制造存储器装置的凹陷蚀刻的样品过程的框图；
[0022]图7描述了根据公开的过程的替代存储器装置的框图；
[0023]图8和图9图示了在一个或多个实施例中的、包括用于制造存储器装置的凹陷蚀刻的替代过程的框图；
[0024]图10和图11描述了根据一个或多个其他实施例的、用于提供存储器阵列的样品方法的流程图；
[0025]图12至图14图示了根据其他实施例的、用于提供存储器阵列的替代或补充方法的流程图；
[0026]图15描述了根据各个公开的实施例的用于存储器装置的样品控制系统的框图；并且
[0027]图16描述了可以与各个实施例相结合地实现的示例计算环境的框图。
【具体实施方式】
[0028]本公开涉及用于数字信息存储的双端存储器单元。在一些实施例中，该双端存储器单元可以包括电阻式技术，诸如电阻式转换双端存储器单元。本文中使用的电阻式转换双端存储器单元(也被称为电阻式转换存储器单元或电阻式转换存储器)包括具有导电触点的电路组件，在该两个导电触点之间具有活性区域。在电阻式切换存储器的环境中，该双端存储器装置的作用区域显示出多个稳定或半稳定电阻状态，每一个电阻状态具有不同的电阻。而且，可以响应于在该两个导电触点处施加的适当的电信号来形成或激活该多个状态中的各个状态。该适当的电信号可以是电压值、电流值或电压或电流极性等或其适当的组合。电阻式切换双端存储器装置的示例一一虽然不是穷尽性的一一可以包括电阻式随机存取存储器(RRAM)。
[0029]本公开的实施例可以提供基于导电丝的存储器单元。基于导电丝的存储器单元的一个示例可以包括:导电材料(例如，包括掺杂的P型或η型硅(Si)承载层的接触层，诸如P型或η型多晶娃；以及，惨杂的多晶化合物，诸如P型或η型多晶SiGe ;等等);电阻转换层(RSL)，例如，包括多个缺陷位置的电阻材料；以及，能够被离子化的活性金属(例如，以促进在RSL之内或边界处的包括金属离子的微粒的产生)。在适当的偏置条件下，该微粒可以占用在RSL内的缺陷位置，以提供RSL的导电区域(例如，导电丝)。在去除了偏置条件(例如，在易失性装置中)或响应于第二偏置条件(例如，在非易失性装置中)，RSL的导电区域可以变得不导电。这可以例如响应于以下条件而发生:微粒变为中性(非离子化)(例如，在去除了偏置条件后)，该微粒至少部分地空出缺陷位置，或另一种适当的机制而出现(例如，响应于第二偏置条件)。
[0030]RSL(其也可以在本领域中被称为电阻式转换介质(RSM))可以包括例如未掺杂的无定形硅层、具有本征特性的半导体层、Si低价氧化物(例如，S1x，其中X具有介于0.1和2的值)、非化学计量的氧化物和金属氧化物(例如，氧化锌)等。适合于RSL的材料的其他示例可以包括SixGeY0z (其中X、Y、Z是各自的适当的正数)、硅氧化物(例如，S1N，其中，N是适当的正数)、非晶硅(a-Si)、非晶SiGe(a-SiGe)，TaOB(其中，B为适当的正数)、HfOc(其中，C为适当的正数)、T1D(其中，D是适当的正数)和A10E(其中，E为适当的正数)等或以上物质的适当组合。
[0031]用于基于导电丝的存储器单元的活性金属层可以包括:银(Ag)、金(Au)、钛(Ti)、氮化钛(TIN)或钛的其它合适的化合物、镍(Ni)、铜(Cu)、铝(Al)、铬(Cr)、钽(Ta)、氮化钽(TaN)、铁(Fe)、锰(Mn)、钨(W)、钒(V)、铪(Hf)、钴(Co)、铂(Pt)、钯(Pd)和前述物质的适当的合金。在本公开的一些方面中，其他适当的导电材料以及上述或类似材料的复合物或组合可以用于活性金属层。在一些实施例中，可以在RSL和活性金属层之间布置由T1、T1x,TiN等构成的阻隔材料的较薄的层(例如，20纳米或20纳米以下、10纳米或10纳米以下等)。可以在转让给本专利申请的受让方的以下美国专利申请中找到与上述示例类似的本公开的另外的实施例:在2007年10月19日提交的申请序列号11/875，541和在2009年10月8日提交的申请序列号12/575,921和本文引用的其他文献，这些文献均出于所有目的以各自的全部内容以引用的方式并入本文中。
[0032]为了将基于导电丝的电阻式转换存储器单元编程，可以在该存储器单元上施加适当的编程电压，使得导电路径或导电丝在诸如RSL的存储器单元的较高电阻部分内形成。导电丝形成可以包括在贯穿RSL的一部分的一组离子化微粒在宽度或长度上的动态改变，使得RSL从较高的电阻状态转换到较低的电阻状态。在一些电阻式转换装置中，可以实现擦除处理以将导电丝至少部分地变形，使得存储器单元从低电阻状态返回到高电阻状态。在存储器的环境中，该状态的改变可以与二进制比特的各自状态相关联。对于多个存储器单元的阵列，可以将存储器单元的字、字节、页、块等编程或擦除以表示二进制信息的O或I，并且通过将那些状态随时间保留，实际上存储该二进制信息。在各个实施例中，可以在这样的存储器单元中存储多级信息(例如，多个比特)。
[0033]本申请的发明人除了电阻式存储器之外也熟悉另外的非易失性双端存储器结构。例如，铁电随机存取存储器(RAM)是一个示例。一些其他示例包括磁阻RAM、有机RAM、相变RAM和导电桥接RAM等。虽然对于许多公开的实施例引用了电阻式转换存储器技术，但是当适合于本领域内的普通技术人员时，可以对于所公开的实施例的一些利用其他双端存储器技术。
[0034]本公开的各个实施例提供了可以在绝缘半导体衬底上制造的高密度固态存储器架构。在各个实施例中，所公开的存储器架构可以作为利用诸如28纳米(nm)或更小的技术节点的高级技术节点的低成本的单片过程来制造，并且可以包括至少一个凹陷蚀刻。在一个或多个实施例中，可以经由通孔蚀刻和凹陷蚀刻来提供该凹陷蚀刻，该通孔蚀刻和凹陷蚀刻可以被组合为单个蚀刻或实现为多个蚀刻。在另一个实施例中，凹陷蚀刻可以是图案化的导体处理，其在固态处理的导电层中形成断裂或不连续部分。
[0035]在至少一些公开的实施例中，本公开提供了被配置为减小泄漏电流的存储器单元。在至少一个公开的实施例中，可以在I晶体管-η存储器单