电阻型存储器装置和电阻型存储器装置的操作方法
【专利说明】电阻型存储器装置和电阻型存储器装置的操作方法
[0001]本申请要求于2014年7月7日提交的第10-2014-0084618号韩国专利申请的权益，该韩国专利申请的主题通过引用包含于此。
技术领域
[0002]发明构思涉及电阻型存储器装置和电阻型存储器装置的操作方法。更具体地，发明构思涉及管理漏电流的电阻型存储器装置和管理漏电流的电阻型存储器装置的操作方法。
【背景技术】
[0003]对于提供非易失性数据存储、较高数据存储能力和较低功耗的存储器装置的持续市场需求催生了对某些下一代存储器装置的研究。理想地，下一代存储器装置将提供动态随机存取存储器(DRAM)的高存储器单元集成密度、闪速存储器的非易失性数据存储能力和静态RAM(SRAM)的数据存取速度。当前在开发的下一代存储器装置的示例包括相变RAM (PRAM)、纳米浮栅存储器(NFGM)、聚合物 RAM (PoRAM)、磁性 RAM (MRAM)、铁电 RAM (FeRAM)和电阻型RAM(RRAM)。
【发明内容】
[0004]根据发明构思的一方面，提供了一种电阻型存储器装置的操作方法，所述操作方法包括以下操作:向存储器单元阵列提供至少一个禁止电压；对基于至少一个禁止电压而在存储器单元阵列中出现的漏电流进行测量；反馈基于测量结果产生的控制信号；基于控制信号来调节至少一个禁止电压的电平。
[0005]操作方法还可包括存储与调节至少一个禁止电压的电平相关的信息的操作。
[0006]操作方法还可包括进入测试模式或通电模式的操作，其中，在测试模式或通电模式期间测量漏电流。
[0007]操作方法还可包括接收用于正常存储器操作的请求的操作，其中，在正常存储器操作期间周期性或偶尔地测量漏电流。
[0008]测量的操作可包括:通过使用与存储器单元阵列的至少一条第一线连接的测量仪器，测量正向漏电流；通过使用与存储器单元阵列的至少一条第二线连接的测量仪器，测量反向漏电流。
[0009]反馈的操作可包括根据对正向漏电流的值和反向漏电流的值的分析来产生控制信号的操作。
[0010]可基于对正向漏电流和反向漏电流的增大模式和减小模式的分析，产生控制信号。
[0011]根据对增大模式和减小模式的分析，可调节至少一个禁止电压的电平，以减小正向漏电流的值和反向漏电流的值中的一个。
[0012]可通过存取包括与正向漏电流和反向漏电流对应的控制信息的查询表来产生控制信号。
[0013]提供的操作可包括为存储器单元阵列提供多个禁止电压的操作，这些禁止电压具有在不顾及正常存储器操作的情况下被随机设置的电平。
[0014]提供的操作可包括为存储器单元阵列提供多个禁止电压的操作，这些禁止电压具有根据存储器操作而设置的电平。
[0015]存储器单元阵列可包括多个单元区，所述多个单元区中的每个单元区的单元可测量漏电流，并且根据测量结果，具有不同电平的多个禁止电压可被分别提供到多个单元区。
[0016]存储器单元阵列可包括多条字线和多条位线，可基于控制信号来调节被提供到多条字线的第一禁止电压和被提供到多条位线的第二禁止电压中的至少一个的电平。
[0017]根据发明构思的另一方面，提供了一种电阻型存储器装置的操作方法，所述操作方法包括以下操作:向选择的字线提供第一电压并且向未选择的字线提供第一禁止电压；向选择的位线提供第二电压并且向未选择的位线提供第二禁止电压；借助字线和位线中的至少一条来测量漏电流；根据测得的漏电流，调节第一禁止电压和第二禁止电压中的至少一个的电平。
[0018]根据发明构思的另一方面，提供了一种电阻型存储器装置，包括:存储器单元阵列，包括多条第一线和多条第二线；电力发生器，产生被提供到存储器单元阵列的一个或更多个禁止电压；测量和分析单元，连接到一条或更多条线，测量存储器单元阵列中出现的漏电流，并且基于对漏电流的分析，产生用于调节一个或更多个禁止电压的电平的控制信号。
[0019]根据发明构思的另一方面，提供了一种电阻型存储器系统，包括存储器控制器和电阻型存储器装置，其中，所述存储器控制器包括:命令输出单元，输出请求存储器操作的命令；电力调节器，用于输出用于调节电阻型存储器装置中使用的一个或更多个电压的电平的控制信号；漏电流分析单元，从电阻型存储器装置接收漏电流测量结果，分析漏电流测量结果并且产生分析结果，其中，根据分析结果，电力调节器输出控制信号，使得控制信号互不相同。
【附图说明】
[0020]在附图中的相关部分中示出了发明构思的某些实施例，在附图中:
[0021]图1是根据发明构思的实施例的包括电阻型存储器装置的存储器系统的框图；
[0022]图2是根据发明构思的实施例的图1的存储器装置的框图；
[0023]图3是示出图2的存储器单元阵列的示例的电路图；
[0024]图4A至图4C是图3的存储器单元的修改示例的电路图；
[0025]图5A和图5B是示出在数据写操作期间会出现的漏电流的示例的电路图；
[0026]图6是示出在数据读操作期间会出现的漏电流的示例的电路图；
[0027]图7是漏电流的电流-电压特性的曲线图；
[0028]图8是根据发明构思的另一个实施例的包括测量单元和分析单元的存储器装置的框图；
[0029]图9是示出根据发明构思的实施例的图8的存储器装置的操作的电路图；
[0030]图10是根据发明构思的实施例的图8的漏电流分析单元的框图；
[0031]图11A和图11B是列出根据各种状况调节禁止电压的电平的表；
[0032]图12是总结根据发明构思的实施例的存储器装置的操作方法的流程图；
[0033]图13是总结根据发明构思的实施例的图12中示出的方法的漏电流测量步骤和漏电流分析步骤的流程图；
[0034]图14是根据发明构思的另一个实施例的存储器装置的框图；
[0035]图15是根据发明构思的另一个实施例的存储器装置的框图；
[0036]图16和图17是根据发明构思的实施例的存储器装置的框图；
[0037]图18是根据发明构思的另一个实施例的存储器装置的框图；
[0038]图19是根据发明构思的实施例的存储器系统的框图；
[0039]图20是根据发明构思的实施例的可包含电阻型存储器系统的存储卡系统的框图；
[0040]图21示出了根据发明构思的实施例的电阻型存储器模块；
[0041]图22是根据发明构思的实施例的包括电阻型存储器系统的计算系统的框图。
【具体实施方式】
[0042]现在，将参照附图在某些方面额外详细地描述发明构思的某些实施例。然而，可以以许多不同形式实施发明构思，并且发明构思不应被理解为仅限于示出的实施例。因此，发明构思可包括被包括在与本发明构思相关的构思和技术范围内的所有修改形式、等同物或替代形式。在整个书面描述和附图中，同样的参考标号和标记用于指代同样或相似的元件。
[0043]此外，这里叙述的所有示例和条件语言将被理解为不限于这些具体叙述的示例和条件。在整个说明书中，单数形式可包括复数形式，除非存在与之相反的特别描述。另外，诸如“包括”或“包含”的术语用于指明存在所述形式、数量、工序、操作、组件和/或它们的组，并没有排除存在一个或更多个其它所述形式、一个或更多个其它数量、一个或更多个其它工序、一个或更多个其它操作、一个或更多个其它组件和/或它们的组。
[0044]当术语“第一”和“第二”用于描述各种组件时，显而易见的是，这些组件不限于术语“第一”和“第二”。术语“第一”和“第二”只用于将各组件之间区分开。例如，在不与发明构思发生冲突的情况下，第一组件可指示第二组件或者第二组件可指示第一组件。
[0045]除非另外明确描述，否则这里使用的所有术语(包括描述性术语或技术术语)应该被理解为具有对本领域普通技术人员显而易见的意思。另外，在通用字典中定义的并且用在以下描述中的术语应该被理解为具有与相关描述中使用的意思等同的意思，并且除非这里另外明确描述，否则这些术语不应该被理解为是理想或过度正式的。
[0046]如这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和全部组合。诸如“…中的至少一个/ 一种”的表述当在一列元件/元素之后时修饰的是整列元件/元素，而不是修饰该列中的个别元件/元素。
[0047]图1是大体上包括电阻型存储器装置100和存储器控制器101的电阻型存储器系统10的框图。为了简明起见，电阻型存储器装置100将被简称为“存储器装置”100，并且在图1的图示实施例中包括具有电阻型存储器单元的存储器单元阵列110、写/读电路120、控制逻辑器130、测量和分析单元140。
[0048]响应于从主机接收的读请求，存储器控制器101将控制存储器装置100的操作，以检索存储在存储器单元阵列110的选择的电阻型存储器单元中的“读数据”。类似地，响应于从主机接收的写请求，存储器控制器101将控制存储器装置100的操作，以将“写数据”存储在存储器单元阵列110的选择的电阻型存储器单元中。为了实现这两个基本的存储器系统操作，例如，存储器控制器101将至少一个地址ADDR、至少一个命令CMD和一个或更多个控制信号CTRL提供到存储器装置100。这里，写数据和/或读数据在图1中被统一或单独标识为正在存储器控制器101和存储器装置100之间交换的“DATA”。
[0049]存储器控制器101可包括随机存取存储器(RAM)、处理单元、主机接口和存储器接口，其中，处理单元可使用RAM作为操作存储器。处理单元可控制存储器控制器101的内部操作。可使用主机接口来实现一个或更多个数据通信协议，所述数据通信协议允许在主机和存储器控制器101之间交换数据。例如，存储器控制器101可使用一个或更多个传统上理解的数据通信协议(诸如，USB, MMC、PC1-E、ATA、串行ATA、并行ATA、SCS1、ESDI和IDE)来与主机(或某个其它外部源)通信。
[0050]存储器单元阵列110包括分别设置在第一信号线和第二信号线交叉的区域的多个电阻型存储器单元。在下文中描述的图示实施例中，假设第一信号线是位线，第二信号线是字线。
[0051]存储器单元阵列110的电阻型存储器单元可被构造成作为能够每个存储器单元存储一比特数据的单层单元(SLC)和/或能够每个存储器单元存储两比特或更多比特数据的多层单元(MLC)。SLC按照两个电阻层分布进行操作，而N比特MLC按照2N电阻层分布进行操作。
[0052]存储器单元阵列110可被实现为二维(或水平)结构或三维(或垂直)结构。
[0053]存储器单元阵列110可包括电阻型存储器单元，电阻型存储器单元包括具有可变电阻器的可变电阻器装置(未示出)。对于一个示例，当由相变材料(例如，Ge-Sb-Te)形成的可变电阻器装置的电阻根据温度而变化时，电阻型存储器装置可以是相变RAM (PRAM)。对于