数据储存系统1300可以是磁盘类型(诸如，硬盘驱动器(HDD)、光盘只读存储器(⑶R0M)、数字化通用磁盘(DVD)、固态磁盘(SSD)等)以及卡类型(诸如，通用串行总线存储器(USB存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(miscro SD)卡、安全数字高容量(SDHC)卡、存储棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等)。
[0145]储存器件1310可以包括半永久地储存数据的非易失性存储器。非易失性存储器可以包括只读存储器(R0M)、或非(NOR)闪速存储器、与非(NAND)闪速存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁随机存取存储器(MRAM)等。
[0146]控制器1320可以控制储存器件1310与接口 1330之间的数据交换。为了这个目的，控制器1320可以包括处理器1321，处理器1321用于对通过接口 1330从数据储存系统1300的外部输入的命令执行操作、处理该命令等。
[0147]接口 1330用于执行数据储存系统1300与外部器件之间的命令和数据的交换。在数据储存系统1300是卡类型的情况下，接口 1330可以与在器件(诸如，通用串行总线存储器(USB存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(miscroSD)卡、安全数字高容量(SDHC)卡、存储棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC (eMMC)、紧凑型闪存(CF)卡等)中使用的接口兼容，或与在类似于上述器件的器件中使用的接口兼容。
[0148]在数据储存系统1300是磁盘类型的情况下，接口 1330可以与诸如集成设备电子器件(IDE)、串行高级技术附件(SATA)、小计算机系统接口(SCSI)、外部SATA(eSATA)、个人计算机存储卡国际协会(PCMCIA)、通用串行总线(USB)等的接口兼容，或与类似于上述接口的接口兼容。接口 1330可以与彼此具有不同类型的一个或更多个接口兼容。临时储存器件1340能够临时储存数据，以用于根据与外部器件、控制器和系统接口的多样性和高性能来在接口 1330与储存器件1310之间高效地传送数据。例如，临时储存器件1340可以包括:单元阵列，包括布置在多条列线和多条行线中的多个电阻式存储单元；以及读取电路，适用于:在读取操作中，基于偏置信息来产生偏置电流，将偏置电流供应至感测节点，将来自感测节点的读取电流供应至从所述多条列线中选中的列线，以及利用感测节点处的电压电平来感测储存在耦接至选中的列线的选中的存储单元中的数据。偏置信息在读取操作开始之前被确定并被储存在半导体存储装置中。通过此，临时储存器件1340的读取裕度可以被增加而不延迟读取操作。因此，数据储存系统1300的性能可以被改善。
[0149]图14是基公开的技术的另一个实施方式的存储系统的配置图。
[0150]参考图14，存储系统1400可以包括:存储器1410，其作为用于储存数据的组件具有非易失特性；存储器控制器1420，其控制存储器1410 ;接口 1430，用于与外部器件连接；等等。存储系统1400可以是卡类型(诸如，固态磁盘(SSD)、通用串行总线存储器(USB存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(miscro SD)卡、安全数字高容量(SDHC)卡、存储棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等)。
[0151]用于储存数据的存储器1410可以包括:单元阵列，包括布置在多条列线和多条行线中的多个电阻式存储单元；以及读取电路，适用于:在读取操作中，基于偏置信息来产生偏置电流，将偏置电流供应至感测节点，将来自感测节点的读取电流供应至从所述多条列线中选中的列线，以及利用感测节点处的电压电平来感测储存在耦接至选中的列线的选中的存储单元中的数据。偏置信息在读取操作开始之前被确定并被储存在半导体存储装置中。通过此，存储器1410的读取裕度可以被增加而不延迟读取操作。因此，存储系统1400的性能可以被改善。
[0152]而且，根据本实施方式的存储器1410可以进一步包括具有非易失特性的只读存储器(R0M)、或非(NOR)闪速存储器、与非(NAND)闪速存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁随机存取存储器(MRAM)等。
[0153]存储器控制器1420可以控制存储器1410与接口 1430之间的数据的交换。为了此目的，存储器控制器1420可以包括处理器1421，处理器1421用于对通过接口 1430从存储系统1400的外部输入的命令执行操作并且处理该命令。
[0154]接口 1430用于执行存储系统1400与外部器件之间的命令和数据的交换。接口1430可以与在器件(诸如，通用串行总线存储器(USB存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(miscro SD)卡、安全数字高容量(SDHC)卡、存储棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等)中使用的接口兼容，或与在类似于上述器件的器件中使用的接口兼容。接口 1430可以与彼此具有不同类型的一个或更多个接口兼容。
[0155]根据本实施方式的存储系统1400可以进一步包括缓冲存储器1440，缓冲存储器1440根据与外部器件、存储器控制器和存储系统接口的多样性和高性能来在接口 1430与存储器1410之间高效地传送数据。例如，缓冲存储器1440可以包括:单元阵列，包括布置在多条列线和多条行线中的多个电阻式存储单元；以及读取电路，适用于:在读取操作中，基于偏置信息来产生偏置电流，将偏置电流供应至感测节点，将来自感测节点的读取电流供应至从所述多条列线中选中的列线，以及利用感测节点处的电压电平来感测储存在耦接至选中的列线的选中的存储单元中的数据。偏置信息在读取操作开始之前被确定并被储存在半导体存储装置中。通过此，缓冲存储器1440的读取裕度可以被增加而不延迟读取操作。因此，存储系统1400的性能可以被改善。
[0156]另外，根据本实施方式的缓冲存储器1440可以进一步包括:具有易失特性的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，以及具有非易失特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁随机存取存储器(MRAM)等。与此不同，缓冲存储器1440可以不包括根据实施方式的半导体器件，但可以包括具有易失特性的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，以及具有非易失特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁随机存取存储器(MRAM)等。
[0157]基于本文件公开的存储器件的图10-图14中的电子设备或系统的上述示例中的特征可以在各种设备、系统或应用中实施。一些示例包括移动电话或其它便携式通信设备、平板电脑、上网本或笔记本电脑、游戏机、智能电视机、电视机顶盒、多媒体服务器、具有或不具有无线通信功能的数字相机、具有无线通信能力的腕表或其它可穿带设备。
[0158]虽然本专利文件包含许多细节，但是这些不应被解释为对任何发明的范围或可以要求保护的范围的限制，而是作为可以特定于具体发明的具体实施例的特征的描述。在本专利文件中在单独的实施例的上下文中描述的一些特征还能够以组合方式实施在单个实施例中。相反地，单个实施例的上下文中描述的各种特征还能够单独地实施在多个实施例中或以任何合适的子组合实施。另外，虽然在上面特征可以被描述为在某些组合中起作用以及甚至最初如此要求保护，但是来自要求保护的组合的一个或更多个特征能够在一些情况下从组合中去除，并且要求保护的组合可以针对子组合或子组合的变型。
[0159]类似地，虽然在附图以特定顺序描述操作，但是这不应被理解为要求这些操作以示出的特定顺序或以顺序次序执行，或要求所有示出的操作被执行，以实现期望的结果。另外，在本专利文件中描述的实施例中的各种系统组件的分离不应被解释为在所有实施例中要求这种分离。
[0160]仅几个实施方式或示例被描述。能够基于本专利文件的描述或说明做出其它实施方式、改进以及变体。
[0161 ] 通过以上实施例可以看出，本申请提供了以下的技术方案。
[0162]技术方案1.一种电子设备，包括半导体存储装置，所述半导体存储装置包括:
[0163]单元阵列，包括布置在多条列线和多条行线中的多个电阻式存储单元；以及
[0164]读取电路，适用于:在读取操作中，基于偏置信息来产生偏置电流，将偏置电流供应至感测节点，将来自感测节点的读取电流供应至从所述多条列线中选中的列线，以及利用感测节点处的电压电平来感测储存在耦接至选中的列线的选中的存储单元中的数据，
[0165]其中偏置信息在读取操作开始之前被确定并被储存在半导体存储装置中。
[0166]技术方案2.根据技术方案I所述的电子设备，其中所述多个电阻式存储单元中的每个包括:
[0167]可变电阻元件，适用于根据储存在可变电阻元件中的数据的逻辑值而具有高电阻状态或低电阻状态；以及
[0168]选择元件，串联耦接至可变电阻元件。
[0169]技术方案3.根据技术方案I所述的电子设备，其中所述多个电阻式存储单元中的每个耦接至所述多条列线中的对应的列线和所述多条行线中对应的行线。
[0170]技术方案4.根据技术方案I所述的电子设备，其中读取电路包括:
[0171]第一电流发生单元，适用于产生参考电流并将参考电流供应至感测节点；
[0172]第二电流发生单元，适用于:储存偏置信息，以及根据偏置信息来产生补偿电流并将补偿电流供应至感测节点；
[0173]感测单元，适用于利用感测节点处的电压电平来感测选中的存储单元的数据；以及
[0174]读取电压驱动单元，适用于:从感测节点接收偏置电流，并且将读取电流施加至选中的列线，
[0175]其中偏置电流是参考电流和补偿电流的总和，以及
[0176]其中第一电流发生单元和第二电流发生单元产生具有引起单元阵列中的最大读取裕度的量的偏置电流。
[0177]技术方案5.根据技术方案4所述的电子设备，其中第二电流发生单元包括:
[0178]储存器，适用于储存偏置信息；
[0179]电压发生单元，适用于产生具有与偏置信息相对应的电平的补偿电压；以及
[0180]电流发生单元，适用于产生具有与补偿电压的电平相对应的量的补偿电流。
[0181]技术方案6.根据技术方案I所述的电子设备，其中偏置信息指示引起单元阵列中的最大读取裕度的偏置电流的量。
[0182]技术方案7.根据技术方案5所述的电子设备，其中储存器包括储存偏置信息的多个非易失性存储元件。
[0183]技术方案8.根据技术方案5所述的电子设备，其中读取电压驱动单元包括:
[0184]内部节点，在读取操作中耦接至选中的列线；
[0185]比较器，适用于将读取电压与内部节点处的电压进行比较；以及
[0186]晶体管，耦接至感测节点与内部节点并设置在感测节点与内部节点之间，以及适用于受到比较器的比较结果控制以将读取电流施加至选中的列线。
[0187]技术方案9.根据技术方案I所述的电子设备，还包括微处理器，所述微处理器包括:
[0188]控制单元，被配置为:从微处理器的外部接收包括命令的信号，以及执行命令的提取、命令的解码或控制微处理器的信号的输入或输出；以及
[0189]操作单元，被配置为基于控制单元解码命令的结果来执行操作；以及
[0190]存储装置，被配置为:储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址，
[0191]其中包括可变电阻元件的半导体存储装置是微处理器中的存储装置的部分。
[0192]技术方案10.根据技术方案I所述的电子设备，还包括处理器，所述处理器包括:
[0193]核心单元，被配置为基于从处理器的外部输入的命令通过利用数据来执行与命令相对应的操作；
[0194]高速缓冲存储装置，被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址；以及
[0195]总线接口，连接在核心单元和高速缓冲存储装置之间，并且被配置为在核心单元和高速缓冲存储装置之间传输数据，
[0196]其中包括可变电阻元件的半导体存储装置是处理器中的高速缓冲存储装置的部分。
[0197]技术方案11.根据技术方案I的电子设备，还包括处理系统，所述处理系统包括:
[0198]处理器，被配置为解码由处理器接收到的命令，并且基于解码命令的结果来控制对信息的操作；
[0199]辅助存储器件，被配置为储存用于解码命令的程序和信息；
[0200]主存储器件，被配置为:在运行程序时调用并储存来自辅助存储器件的程序和信息，使得处理器能够利用程序和信息来执行操作；以及
[0201]接口器件，被配置为执行处理器、辅助存储器件或主存储器件与外部之间的通信，
[0202]其中包括可变电阻元件的半导体存储装置是处理系统中的辅助存储器件或主存储器件的部分。
[0203]技术方案12.根据技术方案I所述的电子设备，还包括数据储存系统，所述数据储存系统包括:
[0204]储存器件，被配置为储存数据并且保存储存的数据而不管电源如何；