数据传输电路的制作方法

数据传输电路的制作方法
【专利摘要】一种数据传输电路，可以包括数据线组以及布置在数据线组之间以允许数据线组形成一条线路的通过部。数据传输电路可以包括输入/输出单元，输入/输出单元被配置为耦接到数据线组以及处理要被传输到数据线组的写入数据或从数据线组传输来的读取数据。数据传输电路可以包括通过控制单元，通过控制单元被配置为响应于用于指定数据线组中的目标数据线组的地址来选择性地使能通过部。
【专利说明】
数据传输电路
[0001] 相关申请的交叉引用
[0002] 本申请要求于2015年1月30日向韩国知识产权局提交的申请号为 10-2015-0015401的韩国专利申请的优先权，其全部公开内容通过引用整体合并于此。
技术领域
[0003] 各种实施例总体涉及一种半导体装置，更具体地，涉及一种被半导体装置包括的 数据传输电路。
【背景技术】
[0004] 为了将数据储存在半导体装置之内，半导体装置可以使用半导体存储装置。半导 体存储装置通常可以分类为非易失性存储装置或易失性存储装置。
[0005] 即便在非易失性存储装置的电源被切断之后非易失性存储装置仍可以保持储存 的数据。例如，非易失性存储装置可以包括快闪存储装置（诸如，NAND快闪存储器或NOR快 闪存储器）、FeRAM(铁电随机存取存储器）、PCRAM(相变随机存取存储器）、MRAM(磁性随 机存取存储器）和ReRAM(电阻式随机存取存储器）等。
[0006] 当易失性存储装置的电源被切断时，易失性存储装置可能丢失储存的数据。例如， 易失性存储装置可以包括SRAM(静态随机存取存储器）和DRAM(动态随机存取存储器）等。 由于易失性存储装置具有相对高的处理速度，故其通常可以被用作数据处理系统中的缓冲 存储装置、高速缓冲存储装置和操作存储装置等。

【发明内容】

[0007] 根据一个实施例的数据传输电路可以包括：数据线组以及布置在数据线组之间以 允许数据线组形成一条线路的通过部。数据传输电路可以包括：输入/输出单元，被配置为 耦接到数据线组以及处理要被传输到数据线组的写入数据或从数据线组传输来的读取数 据。数据传输电路可以包括：通过控制单元，被配置为响应于用于指定数据线组中的目标数 据线组的地址来选择性地使能通过部。
[0008] 根据一个实施例的数据传输电路可以包括：数据线组以及布置在数据线组之间以 允许数据线组形成一条线路的通过部。数据传输电路可以包括：缓冲区，被配置为分别耦接 到数据线组，从对应的数据线组接收写入数据，以及将读取数据传输到对应的数据线组。数 据传输电路可以包括：驱动器，被配置为耦接到数据线组中的驱动数据线组，以及将要被传 输到缓冲区中的目标缓冲区的写入数据传输到驱动数据线组。
[0009] 根据一个实施例的数据传输电路可以包括：数据线组以及布置在数据线组之间以 允许数据线组形成一条线路的通过部。数据传输电路可以包括：缓冲区，被配置为分别耦接 到数据线组，从对应的数据线组接收写入数据，以及将读取数据传输到对应的数据线组。数 据传输电路可以包括：感测放大器，被配置为分别耦接到数据线组以及感测并放大读取数 据。
【附图说明】
[0010] 图1是示意性图示根据一个实施例的数据传输电路的示例代表的框图。
[0011] 图2是示意性图示图1的第一缓冲区的示例代表的框图。
[0012] 图3是图示图1的第一通过部的配置的示例的电路图。
[0013] 图4是图示图1的通过控制单元的配置的示例的电路图。
[0014] 图5是图示图1的输出控制单元的配置的示例的电路图。
[0015] 图6a到图6e是用于解释用来将来自输入/输出单元的写入数据传输到缓冲单元 的数据传输电路的操作方法的示图的示例。
[0016] 图7是用于解释用来将来自缓冲单元的读取数据传输到输入/输出单元的数据传 输电路的操作方法的示图的示例。
[0017] 图8是示意性图示根据一个实施例的数据传输电路的示例代表的框图。
[0018] 图9是用于解释用来将来自输入/输出单元的写入数据传输到缓冲单元的数据传 输电路的操作方法的示图的示例。
[0019] 图10是用于解释用来将来自缓冲单元的读取数据传输到输入/输出单元的数据 传输电路的操作方法的示图的示例。
[0020] 图11是示意性图示根据一个实施例的数据传输电路的示例代表的框图。
[0021] 图12是用于解释用来将来自缓冲单元的读取数据传输到输入/输出单元的数据 传输电路的操作方法的示图的示例。
[0022] 图13是图示根据一个实施例的包括数据传输单元的数据储存装置的代表示例的 框图。
【具体实施方式】
[0023] 在下文中，将在下面参照附图来描述根据实施例的各种示例的数据传输电路。
[0024] 参见图1，图1是示意性图示根据一个实施例的数据传输电路100的示例代表的框 图。
[0025] 数据传输电路100可以耦接在上数据线组UDL与第一位线组BLGl到第五位线组 BLG5之间。数据传输电路100可以通过第一位线组BLGl到第五位线组BLG5来耦接到存储 块（未示出）。数据传输电路100可以将来自上数据线组UDL的写入数据传输到第一位线 组BLGl到第五位线组BLG5。数据传输电路100可以将来自第一位线组BLGl到第五位线 组BLG5的读取数据传输到上数据线组UDL。数据传输电路100可以包括缓冲单元110、第 一数据线组DLGl到第五数据线组DLG5以及输入/输出单元120。数据传输电路可以包括 通过控制单元130和输出控制单元140。
[0026] 缓冲单元110可以耦接到第一位线组BLGl到第五位线组BLG5。缓冲单元110可 以通过第一数据线组DLGl到第五数据线组DLG5来耦接至输入/输出单元120。缓冲单 元110可以将来自输入/输出单元120的写入数据传送到第一位线组BLGl到第五位线组 BLG5。缓冲单元110可以将来自第一位线组BLGl到第五位线组BLG5的读取数据传送到输 入/输出单元120。缓冲单元110可以暂时地储存写入数据或读取数据。
[0027] 缓冲单元110可以包括第一缓冲区AREAl到第五缓冲区AREA5以及第一通过部 PASSl到第四通过部PASS4。包括在缓冲单元110中的缓冲区的数目和通过部的数目可以 根据不同的实施例而变化。例如，缓冲单元110可以包括N个缓冲区和N-I个通过部（即， 其中N为自然数）。
[0028] 第一缓冲区AREAl到第五缓冲区AREA5可以分别耦接到第一位线组BLGl到第五 位线组BLG5。第一缓冲区AREAl到第五缓冲区AREA5可以分别耦接到第一数据线组DLGl 到第五数据线组DLG5。第一缓冲区AREAl到第五缓冲区AREA5中的每个可以将来自对应的 数据线组的写入数据传送到对应的位线组。第一缓冲区AREAl到第五缓冲区AREA5中的每 个可以将来自对应的位线组的读取数据传送到对应的数据线组。
[0029] 第一缓冲区AREAl到第五缓冲区AREA5中的每个可以根据输入到数据传输电路 100的地址而被选择作为目标缓冲区。例如，目标缓冲区可以为第一缓冲区AREAl到第五 缓冲区AREA5之中的根据输入到数据传输电路100的地址而指定的任意一个缓冲区AREA。 目标缓冲区可以为写入数据要从输入/输出单元120传送到其的缓冲区。目标缓冲区可以 为要将读取数据传送到输入/输出单元120的缓冲区。与根据地址而指定的目标缓冲区相 对应的数据线组DLG可以被定义为目标数据线组。
[0030] 第一通过部PASSl到第四通过部PASS4可以布置在第一数据线组DLGl到第五数 据线组DLG5之间，使得第一数据线组DLGl到第五数据线组DLG5形成一条线路。第一通过 部PASSl到第四通过部PASS4可以在它们响应于第一通过信号PENl到第四通过信号PEM 而分别被使能/禁止时将两个数据线组彼此电连接/断开。例如，第一通过部PASSl可以 响应于第一通过信号PENl而被使能，由此将第一数据线组DLGl与第二数据线组DLG2彼此 电连接。
[0031] 第一数据线组DLGl到第五数据线组DLG5可以与第一通过部PASSl到第四通过部 PASS4形成一条线路。例如，第一数据线组DLGl到第五数据线组DLG5可以根据第一通过部 PASSl到第四通过部PASS4中的每个是否被使能来形成各种数据传输路径。
[0032] 输入/输出单元120可以耦接到上数据线组UDL并且可以通过第一数据线组DLGl 到第五数据线组DLG5来耦接到缓冲单元110。输入/输出单元120可以将来自上数据线组 UDL的写入数据传送到缓冲单元110。输入/输出单元120可以将来自缓冲单元110的读 取数据传送到上数据线组UDL。
[0033] 输入/输出单元120可以包括驱动器DRV和第一感测放大器SAl到第五感测放大 器 SA5。
[0034] 驱动器DRV可以通过第一数据线组DLGl到第五数据线组DLG5中的任意一个来耦 接到缓冲单元110。在第一数据线组DLGl到第五数据线组DLG5之中，耦接到驱动器DRV的 数据线组可以被定义为驱动数据线组。例如，驱动数据线组可以为第三数据线组DLG3。驱 动器DRV可以耦接到上数据线组UDL，且可以通过第三数据线组DLG3来将通过上数据线组 UDL而从外部传输来的写入数据传输到缓冲单元110。
[0035] 第一感测放大器SAl到第五感测放大器SA5可以分别耦接到第一数据线组DLGl 到第五数据线组DLG5。第一感测放大器SAl到第五感测放大器SA5可以通过第一数据线组 DLGl到第五数据线组DLG5来分别耦接到第一缓冲区AREAl到第五缓冲区AREA5。第一感 测放大器SAl到第五感测放大器SA5可以耦接到上数据线组UDL。第一感测放大器SAl到 第五感测放大器SA5中的每个可以将通过对应的数据线组而从对应的缓冲区传输来的读 取数据放大，由此通过上数据线组UDL来将放大的数据传输到外部。第一感测放大器SAl 到第五感测放大器SA5可以响应于第一预充电信号PCHl到第五预充电信号PCH5来分别执 行预充电操作。第一感测放大器SAl到第五感测放大器SA5可以响应于第一选通信号STBl 到第五选通信号STB5来分别执行放大操作。
[0036] 通过控制单元130可以接收用于指定第一缓冲区AREAl到第五缓冲区AREA5之中 的目标缓冲区的地址AX和数据输入信号DIN，并输出第一通过信号PENl到第四通过信号 PEN4。数据输入信号DIN可以为在写入数据被传输时被使能而在读取数据被传输时被禁止 的信号。
[0037] 当数据传输电路100传输写入数据时，通过控制单元130可以基于地址AX而通过 第一通过信号PENl到第四通过信号PEM来选择性地使能第一通过部PASSl到第四通过部 PASS4,使得第一数据线组DLGl到第五数据线组DLG5形成从驱动器DRV到目标缓冲区的合 适的数据传输路径。基于地址AX，通过控制单元130可以使能第一通过部PASSl到第四通 过部PASS4之中的布置在驱动数据线组（即，第三数据线组DLG3)与目标数据线组之间的 一个或更多个通过部。通过控制单元130可以禁止第一通过部PASSl到第四通过部PASS4 之中的除布置在第三数据线组DLG3与目标数据线组之间的一个或更多个通过部之外的其 他通过部。
[0038] 当数据传输电路100传输读取数据时，通过控制单元130可以基于被禁止的数据 输入信号DIN而禁止所有的第一通过部PASSl到第四通过部PASS4,以便将第一数据线组 DLGl到第五数据线组DLG5彼此断开。
[0039] 输出控制单元140可以接收地址AX、初始预充电信号IPCH和初始选通信号ISTB。 输出控制单元140可以输出第一预充电信号PCHl到第五预充电信号PCH5以及第一选通信 号STBl到第五选通信号STB5。输出控制单元140可以通过第一预充电信号PCHl到第五预 充电信号PCH5以及第一选通信号STBl到第五选通信号STB5来控制相应的第一感测放大 器SAl到第五感测放大器SA5的预充电操作和放大操作。例如，基于目标缓冲区的地址AX， 输出控制单元140可以禁止关于与目标缓冲区相对应的感测放大器（即，耦接到目标数据 线组的感测放大器）的预充电操作并使能关于其的放大操作。基于目标缓冲区的地址AX， 输出控制单元140可以使能关于与除目标缓冲区之外的缓冲区相对应的感测放大器（即， 耦接到除目标数据线组之外的数据线组的感测放大器）的预充电操作。
[0040] 根据一个实施例，当数据传输电路100传输写入数据或读取数据时，通过控制单 元130选择性地使能第一通过部PASSl到第四通过部PASS4或禁止所有的第一通过部 PASSl到第四通过部PASS4,使得可以最优地形成第一数据线组DLGl到第五数据线组DLG5 上的数据加载长度，导致功耗和操作时间的减少。
[0041] 参见图2,图2是示意性地图示图1的第一缓冲区AREAl的示例代表的框图。由于 图1的第一缓冲区AREAl到第五缓冲区AREA5可以具有基本上相同的配置和操作，因此将 描述第一缓冲区AREAl作为示例。
[0042] 第一缓冲区AREAl可以包括第一锁存器组LGl和第二锁存器组LG2。可以根据第 一数据线组DLGl的带宽而以锁存器组为单位来划分锁存器部LATl到LATi以及锁存器部 LATi+Ι到LAT2i。参见图1，例如，第一缓冲区AREAl包括两个锁存器组LGl和LG2 ;然而， 包括在第一缓冲区AREAl中的锁存器组的数目不局限于此。可以控制第一锁存器组LGl和 第二锁存器组LG2以从第一锁存器组LGl和第二锁存器组LG2共同耦接到的第一数据线组 DLGl接收写入数据。
[0043] 第一锁存器组LGl可以包括锁存器部LATl到LATi。锁存器部LATl到LATi可以 分别耦接到组成第一数据线组DLGl的数据线DLll到DLli，并且可以分别耦接到位线BLl 到BLi。锁存器部LATl到LATi中的每个可以在对应的数据线与对应的位线之间传输写入 数据或读取数据。
[0044] 第二锁存器组LG2可以包括锁存器部LATi+Ι到LAT2i。锁存器部LATi+Ι到LAT2i 可以分别耦接到组成第一数据线组DLGl的数据线DLll到DLli，并且可以分别耦接到位线 BLi+Ι到BL2i。锁存器部LATi+Ι到LAT2i中的每个可以在对应的数据线与对应的位线之 间传输写入数据或读取数据。
[0045] 参见图3,图3是图示图1的第一通过部PASSl的配置的示例的电路图。由于图1 的第一通过部PASSl到第四通过部PASS4可以具有基本上相同的配置和操作，因此将描述 第一通过部PASSl作为示例。
[0046] 第一通过部PASSl可以布置在第一数据线组DLGl与第二数据线组DLG2之间。第 一通过部PASSl可以响应于第一通过信号PENl来使能，由此将第一数据线组DLGl和第二 数据线组DLG2彼此电连接。
[0047] 第一通过部PASSl可以包括晶体管Tl到Ti。晶体管Tl到Ti中的每个可以通过 其栅极来接收第一通过信号PENl，并且可以耦接在相应的第一数据线组DLGl和第二数据 线组DLG2的对应的数据线之间。例如，晶体管Tl可以耦接在第一数据线组DLGl的数据线 DLll与第二数据线组DLG2的数据线DL21之间。晶体管Tl到Ti中的每个可以响应于被使 能为逻辑高电平的第一通过信号PENl而导通，并且可以将对应的数据线彼此电连接。晶体 管Tl到Ti中的每个可以响应于被禁止为逻辑低电平的第一通过信号PENl而关断，并且可 以将对应的数据线彼此断开。
[0048] 参见图4,图4是图示图1的通过控制单元130的配置的示例的电路图。
[0049] 在描述图4之前，下面的表格示出了分别与第一缓冲区AREAl到第五缓冲区AREA5 对应的地址AX〈3:1>的示例。例如，针对图1的地址AX可以包括3位。
[0052] 如上所述，可以基于输入到数据传输电路100的地址AX〈3:1>来在第一缓冲区
[0050]
[0051] AREAl到第五缓冲区AREA5之中指定目标缓冲区和耦接到目标缓冲区的目标数据线组。根 据例如以上的表格，例如，当输入到数据传输电路100的地址AX〈3:1>为OOO时，目标缓冲 区可以为第一缓冲区AREA1。
[0053] 参见图4,通过控制单元130可以接收地址AX〈3:1>和数据输入信号DIN，并输出 第一通过信号PENl到第四通过信号PEN4。地址的高位AX〈3>、中间位AX〈2>和低位AX〈1> 可以通过反相器IV13到IV15来反相为反相高位AXb〈3>、反相中间位AXb〈2>和反相低位 AXb〈l>。数据输入信号DIN可以在写入数据被传输时被使能，并且可以在读取数据被传输 时被禁止。通过控制单元130可以包括第一下通过控制部131到第四下通过控制部134。
[0054] 第一下通过控制部131可以包括与非门NANDl和反相器IVl到IV3。与非门NANDl 可以接收地址的反相高位AXb〈3>、反相中间位AXb〈2>和反相低位AXb〈l>以及数据输入信 号DIN。在彼此串联地耦接的三个反相器IVl到IV3之中，反相器IVl可以接收与非门NANDl 的输出，而反相器IV3可以输出第一通过信号PENl。
[0055] 仅当被使能为逻辑高电平的数据输入信号DIN以及为"000"的地址AX〈3:1>被输 入时，第一下通过控制部131才可以输出被使能为逻辑高电平的第一通过信号PEN1。例如， 仅当写入数据要被传输到其的目标缓冲区为第一缓冲区AREAl时，第一下通过控制部131 才可以输出被使能的第一通过信号PEN1。
[0056] 第二下通过控制部132可以包括与非门NAND2和反相器IV4到IV6。与非门NAND2 可以接收地址的反相高位AXb〈3>和反相中间位AXb〈2>、逻辑高电平的电源电压信号VCC以 及数据输入信号DIN。在彼此串联地耦接的三个反相器IV4到IV6之中，反相器IV4可以接 收与非门NAND2的输出，而反相器IV6可以输出第二通过信号PEN2。
[0057] 仅当被使能为逻辑高电平的数据输入信号DIN以及为"000"或"001"的地址 AX〈3:1>被输入时，第二下通过控制部132才可以输出被使能为逻辑高电平的第二通过信 号PEN2。例如，仅当写入数据要被传输到其的目标缓冲区为第一缓冲区AREAl或第二缓冲 区AREA2时，第二下通过控制部132才可以输出被使能的第二通过信号PEN2。
[0058] 第三下通过部133可以包括与非门NAND3和NAND4、反相器IV7到IV9以及或非门 N0R。与非门NAND3可以接收地址的反相高位AXb〈3>、中间位AX〈2>和低位AX〈1>以及数据 输入信号DIN。反相器IV7可以接收与非门NAND3的输出。与非门NAND4可以接收地址的 高位AX〈3>、反相中间位AXb〈2>和反相低位AXb〈l>以及数据输入信号DIN。反相器IV8可 以接收与非门NAND4的输出。或非门NOR可以接收反相器IV7和IV8的输出并执行或非运 算。反相器IV9可以接收或非门NOR的输出并输出第三通过信号PEN3。
[0059] 仅当被使能为逻辑高电平的数据输入信号DIN以及为"011"或"100"的地址 AX〈3:1>被输入时，第三下通过控制部133才可以输出被使能为逻辑高电平的第三通过信 号PEN3。例如，仅当写入数据要被传输到其的目标缓冲区为第四缓冲区AREA4或第五缓冲 区AREA5时，第三下通过控制部133才可以输出被使能的第三通过信号PEN3。
[0060] 第四下通过控制部134可以包括与非门NAND5和反相器IVlO到IV12。与非门 NAND5可以接收地址的高位AX〈3>、反相中间位AXb〈2>和反相低位AXb〈l>以及数据输入信 号DIN。在彼此串联地耦接的三个反相器IVlO到IV12之中，反相器IVlO可以接收与非门 NAND5的输出，而反相器IV12可以输出第四通过信号PEN4。
[0061] 仅当被使能为逻辑高电平的数据输入信号DIN以及为"100"的地址AX〈3:1>被输 入时，第四下通过控制部134才可以输出被使能为逻辑高电平的第四通过信号PEN4。例如， 仅当写入数据要被传输到其的目标缓冲区为第五缓冲区AREA5时，第四下通过控制部134 才可以输出被使能的第四通过信号PEN4。
[0062] 参见图5,图5是图示图1的输出控制单元140的配置的示例的电路图。
[0063] 输出控制单元140可以接收地址AX〈3:1>、初始预充电信号IPCH和初始选通信号 ISTB。输出控制单元140可以输出第一预充电信号PCHl到第五预充电信号PCH5以及第一 选通信号STBl到第五选通信号STB5。地址的高位AX〈3>、中间位AX〈2>和低位AX〈1>可以通 过反相器IV31到IV33来反相为反相高位AXb〈3>、反相中间位AXb〈2>和反相低位AXb〈l>。 初始预充电信号IPCH可以被使能为逻辑低电平，以便使能感测放大器的预充电操作。初始 选通信号ISTB可以被使能为逻辑高电平，以便使能感测放大器的放大操作。输出控制单元 140可以包括第一下控制部141到第五下控制部145。
[0064] 第一下控制部141可以包括与非门NAND6到NAND8以及反相器IV16至IV18。与 非门NAND6可以接收地址的反相高位AXb〈3>、反相中间位AXb〈2>和反相低位AXb〈l>。反 相器IV16可以接收与非门NAND6的输出。与非门NAND7可以接收反相器IV16的输出以及 初始预充电信号IPCH。反相器IV17可以接收与非门NAND7的输出并输出第一预充电信号 PCH1。与非门NAND8可以接收反相器IV16的输出以及初始选通信号ISTB。反相器IV18可 以接收与非门NAND8的输出并输出第一选通信号STBl。
[0065] 仅当为"000"的地址AX〈3:1>被输入时（SM又当目标缓冲区为第一缓冲区AREAl 时），第一下控制部141才可以输出初始预充电信号IPCH作为第一预充电信号PCH1，并且 可以输出初始选通信号ISTB作为第一选通信号STB1。当为"000"的地址AX〈3:1>未被输 入时，第一下控制部141可以输出被使能为逻辑低电平的第一预充电信号PCH1，并且可以 输出被禁止为逻辑低电平的第一选通信号STBl。
[0066] 第二下控制部142可以包括与非门NAND9到NANDll以及反相器IV19到IV21。与 非门NAND9可以接收地址的反相高位AXb〈3>、反相中间位AXb〈2>和低位AX〈1>。反相器 IV19可以接收与非门NAND9的输出。与非门NANDlO可以接收反相器IV19的输出以及初 始预充电信号IPCH。反相器IV20可以接收与非门NANDlO的输出并输出第二预充电信号 PCH2。与非门NANDll可以接收反相器IV19的输出以及初始选通信号ISTB。反相器IV21 可以接收与非门NANDll的输出并输出第二选通信号STB2。
[0067] 仅当为"001"的地址AX〈3:1>被输入时（即，仅当目标缓冲区为第二缓冲区AREA2 时），第二下控制部142才可以输出初始预充电信号IPCH作为第二预充电信号PCH2,并且 可以输出初始选通信号ISTB作为第二选通信号STB2。当为"001"的地址AX〈3:1>未被输 入时，第二下控制部142可以输出被使能为逻辑低电平的第二预充电信号PCH2,并且可以 输出被禁止为逻辑低电平的第二选通信号STB2。
[0068] 第三下控制部143可以包括与非门NAND12到NAND14以及反相器IV22到IV24。 与非门NAND12可以接收地址的反相高位AXb〈3>、中间位AX〈2>和反相低位AXb〈l>。反相 器IV22可以接收与非门NAND12的输出。与非门NAND13可以接收反相器IV22的输出以及 初始预充电信号IPCH。反相器IV23可以接收与非门NAND13的输出并输出第三预充电信号 PCH3。与非门NAND14可以接收反相器IV22的输出以及初始选通信号ISTB。反相器IV24 可以接收与非门NAND14的输出并输出第三选通信号STB3。
[0069] 仅当为"010"的地址AX〈3:1>被输入时（即，仅当目标缓冲区为第三缓冲区AREA3 时），第三下控制部143可以输出初始预充电信号IPCH作为第三预充电信号PCH3,并且可 以输出初始选通信号ISTB作为第三选通信号STB3。当为"010"的地址AX〈3:1>未被输入 时，第三下控制部143可以输出被使能为逻辑低电平的第三预充电信号PCH3,并且可以输 出被禁止为逻辑低电平的第三选通信号STB3。
[0070] 第四下控制部144可以包括与非门NAND15到NAND17以及反相器IV25到IV27。 与非门NAND15可以接收地址的反相高位AXb〈3>、中间位AX〈2>和低位AX〈1>。反相器IV25 可以接收与非门NAND15的输出。与非门NAND16可以接收反相器IV25的输出以及初始预 充电信号IPCH。反相器IV26可以接收与非门NAND16的输出并输出第四预充电信号PCH4。 与非门NAND17可以接收反相器IV25的输出以及初始选通信号ISTB。反相器IV27可以接 收与非门NAND17的输出并输出第四选通信号STB4。
[0071] 仅当为"011"的地址AX〈3:1>被输入时（即，仅当目标缓冲区为第四缓冲区AREA4 时），第四下控制部144才可以输出初始预充电信号IPCH作为第四预充电信号PCH4并且可 以输出初始选通信号ISTB作为第四选通信号STB4。当为"011"的地址AX〈3:1>未被输入 时，第四下控制部144可以输出被使能为逻辑低电平的第四预充电信号PCH4并且可以输出 被禁止为逻辑低电平的第四选通信号STB4。
[0072] 第五下控制部145可以包括与非门NAND18到NAND20以及反相器IV28到IV30。 与非门NAND18可以接收地址的高位AX〈3>、反相中间位AXb〈2>和反相低位AXb〈l>。反相 器IV28可以接收与非门NAND18的输出。与非门NAND19可以接收反相器IV28的输出以及 初始预充电信号IPCH。反相器IV29可以接收与非门NAND19的输出并输出第五预充电信号 PCH5。与非门NAND20可以接收反相器IV28的输出以及初始选通信号ISTB。反相器IV30 可以接收与非门NAND20的输出并输出第五选通信号STB5。
[0073] 仅当为"100"的地址AX〈3:1>被输入时（即，仅当目标缓冲区为第五缓冲区AREA5 时），第五下控制部145才可以输出初始预充电信号IPCH作为第五预充电信号PCH5并且可 以输出初始选通信号ISTB作为第五选通信号STB5。当为"100"的地址AX〈3:1>未被输入 时，第五下控制部145可以输出被使能为逻辑低电平的第五预充电信号PCH5并且可以输出 被禁止为逻辑低电平的第五选通信号STB5。
[0074] 图6a到图6e是用于解释用来将来自输入/输出单元120的写入数据传输到缓冲 单元110的数据传输电路100的操作方法的示图的示例。图6a到图6e分别图示当通过控 制单元130根据地址AX而通过第一通过信号PENl到第四通过信号PEM来控制第一通过 部PASSl到第四通过部PASS4时从输入/输出单元120 (即，驱动器DRV)到目标缓冲区形 成的数据传输路径。
[0075] 在下文中，将在下面参照图1到图5以及图6a到图6e来描述数据传输电路100 的操作方法。
[0076] 图6a图示在由地址AX指定的目标缓冲区为第一缓冲区AREAl时的数据传输路径 的示例。
[0077] 通过控制单元130可以接收被使能的数据输入信号DIN以及与第一缓冲区AREAl 相对应的地址AX(即，"000"）。响应于与第一缓冲区AREAl相对应的地址AX，第一下通过 控制部131和第二下通过控制部132可以输出被使能的第一通过信号PENl和被使能的第 二通过信号PEN2,而第三下通过控制部133和第四下通过控制部134可以输出被禁止的第 三通过信号PEN3和被禁止的第四通过信号PEN4。因此，在第一通过部PASSl到第四通过 部PASS4之中，仅第一通过部PASSl和第二通过部PASS2可以被使能。因此，第一数据线组 DLGl到第三数据线组DLG3可以彼此电耦接，由此形成数据传输路径。第一缓冲区AREAl可 以被控制为通过第一数据线组DLGl到第三数据线组DLG3来接收从驱动器DRV传输来的写 入数据。
[0078]图6b图示在由地址AX指定的目标缓冲区为第二缓冲区AREA2时的数据传输路径 的示例。
[0079] 通过控制单元130可以接收被使能的数据输入信号DIN以及与第二缓冲区AREA2 相对应的地址AX(即，"001"）。响应于与第二缓冲区AREA2相对应的地址AX，第二下通过 控制部132可以输出被使能的第二通过信号PEN2,而第一下通过部131、第三下通过部133 和第四下通过部134可以输出被禁止的第一通过信号PENl、第三通过信号PEN3和第四通过 信号PEN4。因此，在第一通过部PASSl到第四通过部PASS4之中，仅第二通过部PASS2可以 被使能。因此，第二数据线组DLG2与第三数据线组DLG3可以彼此电连接，由此形成数据传 输路径。第二缓冲区AREA2可以被控制为通过第二数据线组DLG2和第三数据线组DLG3来 接收从驱动器DRV传输来的写入数据。
[0080] 图6c图示在由地址AX指定的目标缓冲区为第三缓冲区AREA3时的数据传输路径 的示例。
[0081] 通过控制单元130可以接收被使能的数据输入信号DIN以及与第三缓冲区AREA3 相对应的地址AX(即，"010"）。响应于与第三缓冲区AREA3相对应的地址AX，第一下通过 控制部131到第四下通过控制部134可以输出被禁止的第一通过信号PENl到第四通过信 号PEN4。因此，所有的第一通过部PASSl到第四通过部PASS4都可以被禁止。因此，第一数 据线组DLGl到第五数据线组DLG5可以彼此断开。第三缓冲区AREA3可以被控制为通过第 三数据线组DLG3来接收从驱动器DRV传输来的写入数据。
[0082] 图6d图示在由地址AX指定的目标缓冲区为第四缓冲区AREA4时的数据传输路径 的示例。
[0083] 通过控制单元130可以接收被使能的数据输入信号DIN以及与第四缓冲区AREA4 相对应的地址AX(即，"011"）。响应于与第四缓冲区AREA4相对应的地址AX，第三下通过 控制部133可以输出被使能的第三通过信号PEN3,而第一下通过控制部131、第二下通过 控制部132和第四下通过控制部134可以输出被禁止的第一通过信号PEN1、第二通过信号 PEN2和第四通过信号PEN4。因此，在第一通过部PASSl到第四通过部PASS4之中，仅第三 通过部PASS3可以被使能。因此，第三数据线组DLG3与第四数据线组DLG4可以彼此电连 接，由此形成数据传输路径。第四缓冲区AREA4可以被控制为通过第三数据线组DLG3和第 四数据线组DLG4来接收从驱动器DRV传输来的写入数据。
[0084] 图6e图示在由地址AX指定的目标缓冲区为第五缓冲区AREA5时的数据传输路径 的示例。
[0085] 通过控制单元130可以接收被使能的数据输入信号DIN以及与第五缓冲区AREA5 相对应的地址AX ( 即，" 100"）。响应于与第五缓冲区AREA5相对应的地址AX，第三下通过 控制部133和第四下通过控制部134可以输出被使能的第三通过信号PEN3和第四通过信 号PEN4,而第一下通过控制部131和第二下通过控制部132可以输出被禁止的第一通过信 号PENl和第二通过信号PEN2。因此，在第一通过部PASSl到第四通过部PASS4之中，仅第 三通过部PASS3和第四通过部PASS4可以被使能。因此，第三数据线组DLG3到第五数据线 组DLG5可以彼此电连接，由此形成数据传输路径。第五缓冲区AREA5可以被控制为通过第 三数据线组DLG3到第五数据线组DLG5来接收从驱动器DRV传输来的写入数据。
[0086] 图7是用于解释用来将来自缓冲单元110的读取数据传输到输入/输出单元120 的数据传输电路100的操作方法的示图的示例。图7图示在由地址AX指定的目标缓冲区 为例如第二缓冲区AREA2时的数据传输路径。
[0087] 在下文中，在下面将参照图1到图5以及图7来描述数据传输电路100的操作方 法。
[0088] 通过控制单元130可以响应于禁止的数据输入信号DIN来输出被禁止的第一通过 信号PENl到第四通过信号PEN4。第一通过部PASSl到第四通过部PASS4可以响应于被禁 止的第一通过信号PENl到第四通过信号PEM而被禁止，并且可以将第一数据线组DLGl到 第五数据线组DLG5彼此断开。因此，目标缓冲区（即，第二缓冲区AREA2)与第二感测放大 器SA2之间的数据传输路径可以被限制为第二数据线组DLG2。第二缓冲区AREA2可以通过 第二数据线组DLG2来将从第二位线组BLG2传输来的读取数据传输到第二感测放大器SA2。
[0089] 输出控制单元140可以基于第二缓冲区AREA2的地址AX( 即，"001"）来输出第一 预充电信号PCHl到第五预充电信号PCH5以及第一选通信号STBl到第五选通信号STB5。 第二感测放大器SA2可以响应于被使能的第二选通信号STB2来放大读取数据，并将放大的 数据输出到上数据线组UDL。第一感测放大器SAl以及第三感测放大器SA3到第五感测放 大器SA5可以响应于被使能的第一预充电信号PCHl以及被使能的第三预充电信号PCH3到 第五预充电信号PCH5而基本上维持预充电状态。
[0090] 在一个示例中，尽管在附图中未示出，但即便当目标缓冲区是除第二缓冲区AREA2 之外的缓冲区时，数据传输电路100仍可以将第一数据线组DLGl到第五数据线组DLG5彼 此断开，由此将目标缓冲区与对应于目标缓冲区的感测放大器之间的数据传输路径限制为 目标数据线组。
[0091] 参见图8,图8是示意性地图示根据一个实施例的数据传输电路200的示例代表的 框图。除提供了两个驱动器之外，数据传输电路200可以具有与图1的数据传输电路100 的配置和操作基本上类似的配置和操作。
[0092] 数据传输电路200可以包括缓冲单元210、第一数据线组DLGl到第六数据线组 DLG6以及输入/输出单元220。数据传输电路200可以包括通过控制单元230和输出控制 单元240。
[0093] 缓冲单元210可以耦接到第一位线组BLGl到第六位线组BLG6。缓冲单元210可 以通过第一数据线组DLGl到第六数据线组DLG6来耦接到输入/输出单元220。缓冲单元 210可以包括第一缓冲区AREAl到第六缓冲区AREA6以及第一通过部PASSl到第五通过部 PASS5。第一缓冲区AREAl到第六缓冲区AREA6可以分别耦接到第一位线组BLGl到第六 位线组BLG6,并且可以分别耦接到第一数据线组DLGl到第六数据线组DLG6。第一通过部 PASSl到第五通过部PASS5可以布置在第一数据线组DLGl到第六数据线组DLG6之间，使得 第一数据线组DLGl到第六数据线组DLG6形成一条线路。第一数据线组DLGl到第六数据 线组DLG6可以通过第一通过部PASSl到第五通过部PASS5来形成一条线路。
[0094] 输入/输出单元220可以耦接到上数据线组UDL，并且可以通过第一数据线组 DLGl到第六数据线组DLG6来耦接到缓冲单元210。输入/输出单元220可以包括第一驱 动器DRVl和第二驱动器DRV2以及第一感测放大器SAl到第六感测放大器SA6。
[0095] 第一驱动器DRVl和第二驱动器DRV2可以通过第一数据线组DLGl到第六数据线 组DLG6中的两个来耦接到缓冲单元210。例如，第一驱动器DRVl可以耦接到第二数据线 组DLG2,而第二驱动器DRV2可以耦接到第五数据线组DLG5。当目标缓冲区为第一缓冲区 AREAl到第三缓冲区AREA3中的任意一个时，第一驱动器DRVl可以将写入数据传输到目标 缓冲区。当目标缓冲区为第四缓冲区AREA4到第六缓冲区AREA6中的任意一个时，第二驱 动器DRV2可以将写入数据传输到目标缓冲区。
[0096] 通过控制单元230可以接收用于在第一缓冲区AREAl到第六缓冲区AREA6之中指 定目标缓冲区的地址AX和数据输入信号DIN。通过控制单元230可以输出第一通过信号 PENl到第五通过信号PEN5。类似于图1的通过控制单元130,通过控制单元230可以选择 性地使能第一通过部PASSl到第五通过部PASS5以最优地形成数据传输路径。
[0097] 参见图9,图9是用于解释用来将来自输入/输出单元220的写入数据传输到缓冲 单元210的数据传输电路200的操作方法的示图的示例。图9图示在由地址AX指定的目 标缓冲区是例如第三缓冲区AREA3时的数据传输路径的示例。
[0098] 通过控制单元230可以使能第二通过部PASS2,使得从第一驱动器DRVl到第三缓 冲区AREA3的数据传输路径形成。通过控制单元230可以禁止除第二通过部PASS2之外的 其他通过部PASSl以及PASS3到PASS5。因此，第二数据线组DLG2和第三数据线组DLG3可 以彼此电耦接，由此形成数据传输路径。第三缓冲区AREA3可以被控制为通过第二数据线 组DLG2和第三数据线组DLG3来接收从第一驱动器DRVl传输来的写入数据。
[0099] 参见图10,图10是用于解释用来将来自缓冲单元210的读取数据传输到输入/输 出单元220的数据传输电路200的操作方法的示图的示例。图10图示在由地址AX指定的 目标缓冲区是例如第三缓冲区AREA3时的数据传输路径的示例。
[0100] 当读取数据被传输时，通过控制单元230可以类似于图1的通过控制单元130而 禁止所有的第一通过部PASSl到第五通过部PASS5。因此，第一数据线组DLGl到第六数据 线组DLG6可以彼此断开，使得目标缓冲区与对应于目标缓冲区的感测放大器之间的数据 传输路径可以被限制为目标数据线组。
[0101] 参见图11，图11是示意性地图示根据一个实施例的数据传输电路300的示例代表 的框图。
[0102] 缓冲单元310可以具有与图1的缓冲单元110的配置和操作基本上类似的配置和 操作。
[0103] 输入/输出单元320可以包括驱动器DRV和感测放大器SA。驱动器DRV可以具有 与图1的驱动器DRV的配置和操作基本上类似的配置和操作。
[0104] 感测放大器SA可以通过第一数据线组DLGl到第五数据线组DLG5中的任意一个 (例如，第三数据线组DLG3)来耦接到缓冲单元310。感测放大器SA可以将从缓冲单元310 传输来的读取数据放大，并将放大的数据输出到上数据线组UDL。感测放大器SA可以响应 于预充电信号PCH来执行预充电操作。感测放大器SA可以响应于选通信号STB来执行放 大操作。
[0105] 通过控制单元330可以接收用于在第一缓冲区AREAl到第五缓冲区AREA5之中指 定目标缓冲区的地址AX，并输出第一通过信号PENl到第四通过信号PEN4。类似于图1的 通过控制单元130,通过控制单元330可以选择性地使能第一通过部PASSl到第四通过部 PASS4,以便最优地形成数据传输路径。
[0106] 图1的通过控制单元130可以在读取数据被传输时禁止所有的第一通过部PASSl 到第四通过部PASS4,但通过控制单元330可以在读取数据被传输时选择性地使能第一通 过部PASSl到第四通过部PASS4,使得第一数据线组DLGl到第五数据线组DLG5形成从目 标缓冲区到感测放大器SA的合适的数据传输路径（与其中写入数据被传输的示例类似）。 当写入数据或读取数据被传输时，通过控制单元330可以基于地址AX来使能布置在第三数 据线组DLG3与目标数据线组之间的一个或更多个通过部。当写入数据或读取数据被传输 时，通过控制单元330可以基于地址AX来禁止除布置在第三数据线组DLG3与目标数据线 组之间的一个或更多个通过部之外的其他通过部。
[0107] 参见图12,图12是用于解释用来将来自缓冲单元310的读取数据传输到输入/输 出单元320的数据传输电路300的操作方法的示图的示例。图12图示在由地址AX指定的 目标缓冲区为例如第二缓冲区AREA2时的数据传输路径的示例。
[0108] 通过控制单元330可以接收与第二缓冲区AREA2相对应的地址AX(即，"001"）。 响应于与第二缓冲区AREA2相对应的地址AX，通过控制单元330可以输出被使能的第二通 过信号PEN2以及被禁止的第一通过信号PEN1、第三通过信号PEN3和第四通过信号PEN4。 因此，在第一通过部PASSl到第四通过部PASS4之中，仅第二通过部PASS2可以被使能。因 此，第二数据线组DLG2和第三数据线组DLG3可以彼此电连接，由此形成数据传输路径。感 测放大器SA可以通过第二数据线组DLG2和第三数据线组DLG3来接收从第二缓冲区AREA2 传输来的读取数据。
[0109] 在一个示例中，当目标缓冲区为除第二缓冲区AREA2之外的缓冲区时，数据传输 电路300将通过形成在目标数据线组与第三数据线组DLG3之间的数据传输路径来传输读 取数据。用于传输写入数据的数据传输电路300的操作方法可以基本上类似于图1的数据 传输电路100的操作方法。
[0110] 参见图13,图13是图示根据一个实施例的包括数据传输单元1240的数据储存装 置1000的代表示例的框图。数据传输单元1240可以用前述的数据传输电路100、200和/ 或300来实施。
[0111] 数据储存装置1000可以被配置为响应于外部装置的写入请求来储存从外部装置 提供的数据。数据储存装置1000可以被配置为响应于外部装置的读取请求来将储存的数 据提供给外部装置。外部装置是能够处理数据的电子装置，且可以包括计算机、数字相机和 蜂窝电话等。数据储存装置1000可以嵌入外部装置并且可以操作，或者可以以可拆卸类型 来制造并且在其耦接到外部装置时可以操作。
[0112] 数据储存装置1000可以通过PCMCIA (个人计算机存储卡国际协会）卡、CF (紧凑 式闪存）卡、智能媒体卡、记忆棒、各种多媒体卡（MMC、eMMC、RS-MMC和微型MMC)、安全数字 卡（SD、迷你SD和微型SD)、UFS (通用快闪储存装置）和固态驱动等来配置。
[0113] 数据储存装置1000可以包括控制器1100和非易失性存储装置1200。
[0114] 控制器1100可以控制数据储存装置1000的常规操作。控制器1100可以响应于外 部装置的写入请求或读取请求来控制非易失性存储装置1200的写入操作或读取操作。控 制器1100可以产生用于控制非易失性存储装置1200的操作的命令，并且可以将产生的命 令提供给非易失性存储装置1200。
[0115] 非易失性存储装置1200可以包括控制逻辑1210、接口单元1220、地址解码器 1230、数据传输单元1240和存储单元阵列1250。
[0116] 控制逻辑1210可以控制非易失性存储装置1200的常规操作。控制逻辑1210可 以响应于从控制器1100提供的访问命令（例如，写入命令、读取命令或擦除命令）来控制 对存储单元阵列1250的写入操作、读取操作或擦除操作。
[0117] 接口单元1220可以与控制器1100交换包括访问命令的各种控制信号以及数据。 接口单元1220可以将各种输入控制信号以及数据传输给非易失性存储装置1200的内部单 J L 〇
[0118] 地址解码器1230可以解码行地址和列地址。地址解码器1230可以根据行地址的 解码结果来控制字线WL被选择性地驱动。地址解码器1230可以控制数据传输单元1240， 使得位线BL根据列地址的解码结果而被选择性地驱动。
[0119] 数据传输单元1240可以处理接口单元1220与存储单元阵列1250之间的数据。例 如，数据传输单元1240可以将要被写入到与解码地址相对应的页的写入数据传输到存储 单元阵列1250。数据传输单元1240可以将从与解码地址相对应的页读取的读取数据传输 到接口单元1220。
[0120] 存储单元阵列1250可以通过字线WL来耦接到地址解码器1230,并且可以通过位 线BL来耦接到数据传输单元1240。例如，存储单元阵列1250可以包括具有三维结构的存 储单元阵列。存储单元阵列1250可以包括布置在字线WL与位线BL彼此交叉的区域中的 多个存储单元。存储单元阵列1250可以包括多个存储块，其中，存储块中的每个可以包括 多个页。存储块可以为执行擦除操作的单位，而页可以为执行写入操作或读取操作的单位。
[0121] 虽然以上已经描述了特定的实施例，但本领域技术人员将理解，描述的实施例仅 作为示例。相应地，本文中描述的数据传输电路不应当基于描述的实施例来限制。相反地， 本文中描述的数据传输电路应当仅根据所附权利要求书结合以上的描述和附图来限制。
[0122] 通过以上实施例可以看出，本发明提供以下技术方案。
[0123] 技术方案1. 一种数据传输电路，包括：
[0124] 数据线组；
[0125] 通过部，布置在数据线组之间以允许数据线组形成一条线路；
[0126] 输入/输出单元，被配置为耦接到数据线组以及处理要被传输到数据线组的写入 数据或从数据线组传输来的读取数据；以及
[0127] 通过控制单元，被配置为响应于用于指定数据线组中的目标数据线组的地址来选 择性地使能通过部。
[0128] 技术方案2.如技术方案1所述的数据传输电路，其中，输入/输出单元包括：
[0129] 驱动器，被配置为耦接到数据线组中的驱动数据线组以及将写入数据传输到驱动 数据线组。
[0130] 技术方案3.如技术方案1所述的数据传输电路，
[0131] 其中，通过控制单元使能布置在数据线组的目标数据线组与驱动数据线组之间的 一个或更多个通过部。
[0132] 技术方案4.如技术方案1所述的数据传输电路，
[0133] 其中，通过控制单元禁止除布置在数据线组的目标数据线组与驱动数据线组之间 的所述一个或更多个通过部之外的通过部。
[0134] 技术方案5.如技术方案1所述的数据传输电路，其中，输入/输出单元包括：
[0135] 感测放大器，被配置为分别耦接到数据线组以及感测并放大从对应的数据线组传 输来的读取数据。
[0136] 技术方案6.如技术方案5所述的数据传输电路，其中，当读取数据被传输时，通过 控制单元禁止所有的通过部。
[0137] 技术方案7.如技术方案5所述的数据传输电路，还包括：
[0138] 输出控制单元，被配置为响应于所述地址来控制感测放大器中的每个的预充电操 作和放大操作。
[0139] 技术方案8.如技术方案5所述的数据传输电路，其中，耦接到目标数据线组的感 测放大器响应于基于所述地址而产生的预充电信号来停止预充电操作，并且响应于基于所 述地址而产生的选通信号来执行放大操作。
[0140] 技术方案9.如技术方案5所述的数据传输电路，其中，耦接到除目标数据线组之 外的数据线组的感测放大器响应于基于所述地址而产生的预充电信号来执行预充电操作。
[0141] 技术方案10. -种数据传输电路，包括：
[0142] 数据线组；
[0143] 通过部，布置在数据线组之间以允许数据线组形成一条线路；
[0144] 缓冲区，被配置为分别耦接到数据线组，从对应的数据线组接收写入数据，以及将 读取数据传输到对应的数据线组；以及
[0145] 驱动器，被配置为耦接到数据线组中的驱动数据线组，以及将要被传输到缓冲区 中的目标缓冲区的写入数据传输到驱动数据线组。
[0146] 技术方案11.如技术方案10所述的数据传输电路，还包括：
[0147] 通过控制单元，被配置为响应于目标缓冲区的地址来选择性地使能通过部以允许 从驱动器到目标缓冲区的数据传输路径形成。
[0148] 技术方案12.如技术方案10所述的数据传输电路，其中，布置在驱动数据线组与 耦接到目标缓冲区的数据线组之间的至少一个通过部响应于基于数据输入信号产生的通 过信号而被使能，数据输入信号在写入数据被传输时被使能。
[0149] 技术方案13.如技术方案10所述的数据传输电路，还包括：
[0150] 感测放大器，被配置为耦接到驱动数据线组以及感测并放大从驱动数据线组传输 来的读取数据。
[0151] 技术方案14.如技术方案13所述的数据传输电路，还包括：
[0152] 通过控制单元，被配置为响应于目标缓冲区的地址来选择性地使能通过部以允许 从目标缓冲区到感测放大器的数据传输路径形成。
[0153] 技术方案15. -种数据传输电路，包括：
[0154] 数据线组；
[0155] 通过部，布置在数据线组之间以允许数据线组形成一条线路；
[0156] 缓冲区，被配置为分别耦接到数据线组，从对应的数据线组接收写入数据，以及将 读取数据传输到对应的数据线组；以及
[0157] 感测放大器，被配置为分别耦接到数据线组以及感测并放大读取数据。
[0158] 技术方案16.如技术方案15所述的数据传输电路，其中，耦接到读取数据被传输 到其的数据线组的一个或更多个通过部将读取数据被传输到其的数据线组与另一个数据 线组电断开。
[0159] 技术方案17.如技术方案15所述的数据传输电路，还包括：
[0160] 驱动器，被配置为耦接到数据线组中的驱动数据线组，以及将要被传输到缓冲区 中的目标缓冲区的写入数据传输到驱动数据线组。
[0161] 技术方案18.如技术方案17所述的数据传输电路，还包括：
[0162] 通过控制单元，被配置为响应于目标缓冲区的地址来选择性地使能通过部以允许 从驱动器到目标缓冲区的数据传输路径形成。
[0163] 技术方案19.如技术方案15所述的数据传输电路，还包括：
[0164] 输出控制单元，被配置为控制感测放大器中的每个的预充电操作和放大操作。
[0165] 技术方案20.如技术方案19所述的数据传输电路，其中，输出控制单元响应于目 标缓冲区的地址来禁止关于与缓冲区中的目标缓冲区相对应的感测放大器的预充电操作 并使能关于其的放大操作。
【主权项】
1. 一种数据传输电路，包括： 数据线组； 通过部，布置在数据线组之间以允许数据线组形成一条线路； 输入/输出单元，被配置为耦接到数据线组以及处理要被传输到数据线组的写入数据 或从数据线组传输来的读取数据；以及 通过控制单元，被配置为响应于用于指定数据线组中的目标数据线组的地址来选择性 地使能通过部。2. 如权利要求1所述的数据传输电路，其中，输入/输出单元包括： 驱动器，被配置为耦接到数据线组中的驱动数据线组以及将写入数据传输到驱动数据 线组。3. 如权利要求1所述的数据传输电路， 其中，通过控制单元使能布置在数据线组的目标数据线组与驱动数据线组之间的一个 或更多个通过部。4. 如权利要求1所述的数据传输电路， 其中，通过控制单元禁止除布置在数据线组的目标数据线组与驱动数据线组之间的所 述一个或更多个通过部之外的通过部。5. 如权利要求1所述的数据传输电路，其中，输入/输出单元包括： 感测放大器，被配置为分别耦接到数据线组以及感测并放大从对应的数据线组传输来 的读取数据。6. 如权利要求5所述的数据传输电路，其中，当读取数据被传输时，通过控制单元禁止 所有的通过部。7. 如权利要求5所述的数据传输电路，还包括： 输出控制单元，被配置为响应于所述地址来控制感测放大器中的每个的预充电操作和 放大操作。8. 如权利要求5所述的数据传输电路，其中，耦接到目标数据线组的感测放大器响应 于基于所述地址而产生的预充电信号来停止预充电操作，并且响应于基于所述地址而产生 的选通信号来执行放大操作。9. 一种数据传输电路，包括： 数据线组； 通过部，布置在数据线组之间以允许数据线组形成一条线路； 缓冲区，被配置为分别耦接到数据线组，从对应的数据线组接收写入数据，以及将读取 数据传输到对应的数据线组；以及 驱动器，被配置为耦接到数据线组中的驱动数据线组，以及将要被传输到缓冲区中的 目标缓冲区的写入数据传输到驱动数据线组。10. -种数据传输电路，包括： 数据线组； 通过部，布置在数据线组之间以允许数据线组形成一条线路； 缓冲区，被配置为分别耦接到数据线组，从对应的数据线组接收写入数据，以及将读取 数据传输到对应的数据线组；以及 感测放大器，被配置为分别耦接到数据线组以及感测并放大读取数据。
【文档编号】G11C7/10GK105845167SQ201510661445
【公开日】2016年8月10日
【申请日】2015年10月14日
【发明人】林相吾
【申请人】爱思开海力士有限公司