一种cmos器件电源上下电输出三态控制电路的制作方法
【专利摘要】本发明公开了一种CMOS器件电源上下电输出三态控制电路，包括MOS管串阻分压电路，PMOS开关管和整形滤波电路；整形滤波电路包括一个等效成电容的PMOS晶体管耦接在PMOS开关管的栅端和电源端之间、一个等效成电容的NMOS晶体管耦接在PMOS开关管的漏端和电源端之间和一个缓冲器电路连接PMOS开关管的漏端和控制电路输出端；本发明用途是在器件的电源上电或下电低于设置的阈值电平时，控制器件输出端口保持为高阻态，从而维持器件输出总线上信号传输的正确性和保护器件不被损坏；在器件的电源上下电高于设置的阈值电平时，本发明控制电路释放对所控制器件输出端口的控制权，由器件输出使能信号OE来控制器件输出端口的三态。
【专利说明】—种CMOS器件电源上下电输出三态控制电路
【技术领域】
[0001]本发明涉及一种CMOS器件电源上下电输出三态控制电路，特别是一种在器件电源上电或下电低于设置的阈值电平值时，控制器件输出端口保持高阻态的电路结构，属于器件控制领域。
【背景技术】
[0002]随着集成电路产业的高速发展，以及应用环境的愈发复杂多变，对于保证总线传输信号完整性的要求变得越来越重要。单板的带电插拔是在通讯设备中一项重要的应用功能，为了实现单板的带电插拔，需要相应的接口器件满足一定的特性。传统的接口器件在电源正常供电的模式下，可以通过使能信号选择器件输出端是否工作在高阻状态，以保证总线上信号传输的完整性。但是如果在电源非正常供电的模式下，特别是在电源上电或下电过程中，传统的接口器件往往无法正常控制输出端工作在高阻状态，容易导致总线上信号传输时的错误翻转，甚至接口器件的损坏。
【发明内容】
[0003]本发明的技术解决问题是:克服现有技术的不足，提供了一种结构简单实用的控制电路结构，可以在器件电源上电或下电过程中有效控制器件输出端工作状态，尤其是电源上电或下电低于某一设计的阈值电平时，强制器件输出端口保持高阻状态，保证总线上的信号传输在器件电源非正常工作模式下能够维持完整性。
[0004]本发明的技术解决方案是:器件输出端口的三态由两个控制信号来控制，一个是本发明的控制电路，一个是输出使能信号(Output Enable, 0E),当电源上电或下电低于设定的正常供电阈值电平时，本发明控制电路输出端Q输出信号0,器件输出端口此时被置为高阻态；当电源上电或下电高于设定的正常供电阈值电平时，本发明控制电路输出端Q输出信号1，此时若OE输出为1，器件输出端口被置为高阻态，若OE输出为0，器件输出端口由器件的内部逻辑电路决定输出为高或低。
[0005]本发明的控制电路是一种CMOS器件电源上下电输出三态控制电路，包括MOS管串阻分压电路，PMOS开关管P5和整形滤波电路。MOS管串阻分压电路由电阻R3和电阻R4组成，电阻R3的一端和电阻R4的一端相连，并作为MOS串阻分压电路的输出端，与PMOS开关管P5的栅端相连，电阻R3的另一端与电源电压Vcc相连，电阻R4的另一端与地相连。PMOS开关管P5的源端和衬底端都与电源电压Vcc相连，漏端与电阻R6的一端相连，并与输出缓冲器的输入端相连，电阻R6的另一端与地相连。整形滤波电路由电容C7，电容C8和输出缓冲器组成，电容C7的一端与PMOS开关管P5的栅端相连，另一端与电源电压Vcc相连，电容C8的一端与PMOS开关管P5的漏端相连,另一端与电源电压Vcc相连,输出缓冲器的输入端与PMOS开关管P5的漏端相连,输出缓冲器的输出端作为本发明控制电路的输出端输出控制信号。
[0006]MOS管串阻分压电路通过调整电阻R3和电阻R4的阻值比，在节点A得到电源电压Vcc的比例分压值，并连接至PMOS开关管P5的栅端，控制PMOS开关管P5的导通与关断。
[0007]在电源上电或者下电的过程中，当MOS管串阻分压电路的输出节点A的电压与电源电压Vcc的压差低于PMOS开关管P5的导通阈值电压时，PMOS开关管P5处于关断状态，电阻R6将节点B拉低至零电位，即控制电路输出为O的控制信号，强制将器件输出端口置为高阻态；当MOS管串阻分压电路的输出节点A的电压与电源电压Vcc的压差高于PMOS开关管P5的导通阈值电压时，PMOS开关管P5处于开启状态，由于PMOS开关管P5设计的导通电阻相对于电阻R6的阻值较小，所以节点B的电位与电源电压Vcc保持相同，即控制电路输出为I的控制信号，此时器件在电源电压Vcc供电下可以正常工作,上下电输出三态控制电路释放对器件输出端口的控制权，由器件输出使能信号OE来控制器件输出端口的三态；通过选择不同阈值电压的PMOS开关管P5或者选择不同电阻R3和电阻R4的阻值比，可以设计出不同电源电压阈值电平的控制电路，使控制电路输出节点Q的电平随电源电压上下电至此阈值电平时发生翻转。
[0008]整形滤波电路中的电容C7保证当电源电压Vcc出现非上下电的波动时，不会导致节点B电平出现错误的翻转使输出控制信号错误；电容C8保证当PMOS开关管P5导通或者关断的瞬间，避免由于时钟馈通效应使节点B输出较大的毛刺；输出缓冲器是将节点B的电平整形后传送给本发明控制电路输出端Q，提高了控制电路输出端Q的驱动能力和输出阻抗。
[0009]本发明和现有技术相比的优点在于:
[0010](I)本发明设计一种CMOS器件的控制电路，通过设计一电源电压阈值电平，当器件电源电压上电还未达到这一阈值电平，或者电源电压下电低于这一阈值电平时，器件供电不足无法正常工作，该控制电路输出信号0，强制使器件输出端置为高阻态，不会导致器件在上电或下电过程中，对总线信号产生干扰，影响总线信号传输的完整性甚至导致器件的损坏。
[0011](2)当器件电源电压上电超过这一阈值电平，或者电源电压下电还未低于这一阈值电平时，电源电压供电可以满足器件正常工作，该控制电路输出信号I，此时控制电路释放对器件输出端口的控制权，由器件输出使能信号OE来控制器件输出端口的三态。
[0012](3)在标准CMOS工艺下进行仿真，由本发明最终输出的控制信号波形图仿真结果可知，本发明预设置的电源电压阈值电平为2.1V，当电源电压上电还未达到2.1V或者电源电压下电低于2.1V时，器件供电不足无法正常工作，该控制电路输出信号0，强制使器件输出端置为高阻态；当电源电压上电超过2.1V或者电源电压下电还未低于2.1V时，电源电压供电可以满足器件正常工作，该控制电路输出信号I，此时控制电路释放对器件输出端口的控制权，由器件输出使能信号OE来控制器件输出端口的三态。
【专利附图】
【附图说明】
[0013]图1为本发明的CMOS器件电源上下电输出三态控制电路结构图；
[0014]图2为本发明的CMOS器件电源上下电输出三态控制电路中节点B电平随电源上下电的变化仿真波形图。
[0015]图3为本发明的CMOS器件电源上下电输出三态控制电路输出端Q电平随电源上下电的变化仿真波形图。【具体实施方式】
[0016]如图1所示，为本发明一种CMOS器件电源上下电输出三态控制电路的结构图，包括MOS管串阻分压电路1，PMOS开关管P5和整形滤波电路2。MOS管串阻分压电路I包括电阻R3和电阻R4，整形滤波电路2包括电容C7，电容C8和输出缓冲器9。
[0017]本发明中所用到的MOS管均为增强型MOS管。
[0018]在器件电源上电或下电的过程中，MOS管串阻分压电路I通过电阻R3和电阻R4的分压，在节点A得到电源电压Vcc的比例分压值，并连接至PMOS开关管P5的栅端，控制PMOS开关管P5的导通与关断。当MOS管串阻分压电路I的输出节点A的电压与电源电压Ncc的压差低于PMOS开关管P5的导通阈值电压时，PMOS开关管P5处于关断状态，电阻R6将节点B拉低至零电位，即控制电路输出为0的控制信号，强制将器件输出端口置为高阻态；当MOS管串阻分压电路I的输出节点A的电压与电源电压Vcc的压差高于PMOS开关管P5的导通阈值电压时，PMOS开关管P5处于开启状态，由于PMOS开关管P5设计的导通电阻相对于电阻R6的阻值较小，所以节点B的电位与电源电压Vcc保持相同，即控制电路输出为I的控制信号，此时控制电路释放对器件输出端口的控制权，由器件输出使能信号OE来控制器件输出端口的三态。电容C7保证当电源电压Vcc出现非上下电的波动时，不会导致节点B电平出现错误的翻转使输出控制信号错误；电容CS保证当PMOS开关管P5导通或者关断的瞬间，不会由于时钟馈通效应使节点B输出较大的毛刺；输出缓冲器9的作用是将节点B的电平整形后传送给控制电路输出端Q，提高了控制电路输出端Q的驱动能力和输出阻抗。
[0019]如图2所示，为本发明的CMOS器件电源上下电输出三态控制电路中节点B电平随电源上下电的变化仿真波形图，图中电源电压Vcc正常供电电平为3.3V，设计的电源电压Vcc的阈值电平值为2.1V，实际设计时此电源电压阈值电平值可以通过选取不同导通阈值电压的PMOS开关管P5或者不同的电阻R3和电阻R4的阻值比来重新设计。通过仿真波形图2可以看出，当电源电压Vcc上电还未达到2.1V或者下电低于2.1V时，节点B为低电平，即控制电路输出为0的控制信号，强制将器件输出端口置为高阻态；当电源电压Vcc上电达到2.1V或者下电还未低于2.1V时，节点B的电平与电源电压Vcc保持相同，即控制电路输出为I的控制信号，此时控制电路释放对器件输出端口的控制权，由器件输出使能信号OE来控制器件输出端口的三态。
[0020]如图3所示，为本发明的CMOS器件电源上下电输出三态控制电路的输出端Q电平随电源上下电的变化仿真波形图，通过仿真波形图3可以看出，节点B的电平通过整形滤波电路2的整形滤波以后，受寄生效应影响变小，使得控制电路输出端Q的波形变化更陡峭，信号响应翻转更迅速。
[0021]本发明有两点需要注意:
[0022]1、如图2和图3所示，在电源上电或下电过程中，当电源电压Vcc的值非常小的时候，由于电路中MOS管存在寄生效应，所以控制电路的输出信号会有非理想波动，因为此波动幅值相对于电源电压值而言非常小，所以不会影响电路整体的工作情况。
[0023]2、由于控制电路的整形滤波电路2中电容C7和电容C8的存在，所以要求电源的上电或下电速度不能过快。
[0024]本说明书中未作详细描述的内容属本领域专业技术人员的公知技术。
【权利要求】
1.一种CMOS器件电源上下电输出三态控制电路，其特征在于:包括MOS管串阻分压电路(1)，PMOS开关管P5和整形滤波电路(2) ;M0S管串阻分压电路(I)由电阻R3和电阻R4组成，电阻R3的一端和电阻R4的一端相连，并作为MOS串阻分压电路(I)的输出端，与PMOS开关管P5的栅端相连，电阻R3的另一端与电源电压Vcc相连，电阻R4的另一端与地相连；PMOS开关管P5的源端和衬底端都与电源电压Vcc相连，漏端与电阻R6的一端相连，并与输出缓冲器(9)的输入端相连，电阻R6的另一端与地相连；整形滤波电路(2)由电容C7，电容C8和输出缓冲器(9)组成，电容C7的一端与PMOS开关管P5的栅端相连，另一端与电源电压Vcc相连，电容C8的一端与PMOS开关管P5的漏端相连,另一端与电源电压Vcc相连,输出缓冲器(9)的输入端与PMOS开关管P5的漏端相连，输出缓冲器(9)的输出端作为本发明控制电路的输出端。
2.根据权利要求1所述的一种CMOS器件电源上下电输出三态控制电路，其特征在于:MOS管串阻分压电路(I)通过调整电阻R3和电阻R4的阻值比，在节点A得到电源电压Vcc的比例分压值，并连接至PMOS开关管P5的栅端，控制PMOS开关管P5的导通与关断。
3.根据权利要求1所述的一种CMOS器件电源上下电输出三态控制电路，其特征在于:在电源上电或者下电的过程中，当MOS管串阻分压电路(I)的输出节点A的电压与电源电压Vcc的压差低于PMOS开关管P5的导通阈值电压时，PMOS开关管P5处于关断状态，电阻R6将节点B拉低至零电位，即控制电路输出为O的控制信号，强制将器件输出端口置为高阻态；当MOS管串阻分压电路(I)的输出节点A的电压与电源电压Vcc的压差高于PMOS开关管P5的导通阈值电压时，PMOS开关管P5处于开启状态，由于PMOS开关管P5设计的导通电阻相对于电阻R6的阻值较小，所以节点B的电位与电源电压Vcc保持相同，即控制电路输出为I的控制信号，此时器件在电源电压Vcc供电下可以正常工作,上下电输出三态控制电路释放对器件输出端口的控制权，由器件输出使能信号OE来控制器件输出端口的三态；通过选择不同阈值电压的PMOS开关管P5或者选择不同电阻R3和电阻R4的阻值比，可以设计出不同电源电压阈值电平的控制电路，使控制电路输出节点Q的电平随电源电压上下电至此阈值电平时发生翻转。
4.根据权利要求1所述的一种CMOS器件电源上下电输出三态控制电路，其特征在于:整形滤波电路(2)中的电容C7保证当电源电压Vcc出现非上下电的波动时，不会导致节点B电平出现错误的翻转使输出控制信号错误；电容CS保证当PMOS开关管P5导通或者关断的瞬间，避免由于时钟馈通效应使节点B输出较大的毛刺；输出缓冲器(9)是将节点B的电平整形后传送给本发明控制电路输出端Q，提高了控制电路输出端Q的驱动能力和输出阻抗。
【文档编号】H03K17/687GK103746681SQ201310718846
【公开日】2014年4月23日 申请日期:2013年12月24日 优先权日:2013年12月24日
【发明者】刘玉清, 岳素格, 李申 申请人:北京时代民芯科技有限公司, 北京微电子技术研究所