专利名称：改进的数字成像电路和方法
技术领域：
本发明涉及到数字成像电路，尤其是该电路中测试和/或一般模式操作的有效处理。
不同类型的数组成像电路在已有技术中是已知的，它们包括基于电容耦合器件(CCD)和基于有源像素传感器(APS)的电路。电容耦合器件与有源像素传感器之间的一个区别是，有源像素传感器的每一像素单元包括诸如晶体管的有源器件，有源像素传感器电路也因此而得名。一个典型的有源像素传感器单元包括一个光电二极管和若干晶体管以及具有一个复位、行及列节点(见图2)。尽管本发明特别地适用于有源像素传感器，本发明的延时连续信号的传播及其它方面也适用于其它数字成像电路个和存储单元阵列。
有源像素传感器一般在半导体介质中生成。晶片中的每一有源像素传感器都必须进行专门的操作测试且有一定的舍弃率。很多导致舍弃或失效的问题与金属导电材料的完整性有关。完整性问题通常来自三个方面(1)导致开路的导电材料中的空隙；(2)导致短路的外部的导电材料；(3)纵向层的腐蚀，比如，由于绝缘层内的针孔等。
目前各种金属完整性测试在有源像素传感器的导体中进行。这些测试一般包括逐个并按顺序选择阵列中的每一行，以及对复位导体和列导体重复进行相同的步骤。这种测试方案需要大量的时间来处理所有测试信号以及需要大量的逻辑去处理信号。可以理解，在有源像素传感器电路中大约2/3-3/4的芯片构成有源像素传感器，余下很少的空间给译码、测试和其它处理电路。另外，一些常规的测试用模拟信号来做，这还要求有模数转换器和可编程的信号处理放大器。
对一般模式操作，特别是对复位信号，本发明提供了比现有技术有源像素传感器更快的信号处理方法。当照“像”时，基本上同时给定所有元件的复位信号(为减少整个图像的梯度)以及要求这一信号给定不会造成不能接受的电流尖峰是必要的。一个现有技术的实施方案顺序使能或禁止元件的每一行。由于每行至少需要三个时钟周期，每行要120ns，(在25mHz时)对1280行的像素阵列需要154us。这不满足相机销售说明书的50us或更少。另一个现有技术实施方案发出全局复位(或使能/禁止)信号。尽管这样满足了时间要求，但寄生电容造成了5mA的电流尖峰，阵列的每一行就有6.4A的尖峰电流，这是不可接受的。
因此，需要以不带来EMI的快速方式给定像素单元阵列的复位信号。
因此，本发明的一个目的是提供一种提供有效测试的带有源像素传感器的成像电路。
本发明的另一个目的是提供一种提供有效测试行、复位和列导体带有源像素传感器的成像电路。
本发明的另一个目的是提供一种提供快速使能/禁止并不产生不期望的EMI电平的方式的带有源像素传感器的成像电路。
本发明的这些目的及相关的目的将通过应用这里描述的改进的数字成像电路和方法来达到。
本发明可以在很多实施方案中实现。在至少一个实施方案中，本发明包括多个在每个特殊形式的导体，比如行、列、复位导体之间提供的选择使能的耦合导体。耦合导体可以被使能，因此信号在一导体上的传播就是在另一类似(或可能不相似)导体上的传播。比如在测试模式中，这种结构可以检测金属完整性故障。再比如在操作模式中这种结构可以以不导致不希望的电流尖峰(电磁干扰)的快速方式提供全局信号。最好在导体的附近或端部提供耦合导体，以有效的生成连续的暂时的通过有源像素传感器阵列形成蛇形方式的通用串行信号导体。这种可选的耦合结构可提供给主导体类型的所有、部分或其中之一。
再阅读随后的附图的详细描述，本领域的技术人员可以更清楚的获得本发明如前所述及相关的优越性和特点。
图1是按照本发明的具有有效测试和操作的有源像素传感器(APS)的示意图。
图2是图1的有源像素传感器中使用的典型像素单元示意图。
图3是按照本发明的具有列导体测试电路的有源像素传感器的示意图。
图4是按照本发明的另一种行和/或复位导体的选择使能的导体结构的示意图。
参见图1，示出按照本发明的具有高效测试和操作的有源像素传感器的示意图。传感器最好构造成矩阵10，包括多个排列成M行N列的有源像素单元12。每一行与列的交点是一像素单元。尽管符合本发明的有源像素传感器可以是任何规格，但两种典型的规格是2M即1280×1600和1.3M即1024×1280。每一像素最好小于5um×5um。
图1及图3，图4图示了按照本发明的蛇形或类似信号的传播方案。蛇形或类似信号的连接方案特点可用于测试模式和正常操作模式。下面首先讨论测试模式操作，紧跟着讨论正常模式操作。
测试模式在一个实施方案中，本发明提供连接行信号导体与复位信号导体的可选择连续信号导体。列信号导体最好是相同的结构。这些结构分别测试行、复位及列导体的金属完整性。测试最好将测试信号的给定传到行、复位及列的第一导体上。测试信号通过余下的(那种类型的)导体传播，并读出最后一个导体上的输出。在输出端收到正确的测试信号表明该类型(行、复位或列)导体在测试时的金属完整性。现在进一步详细讨论这些测试实施的方式。
对行导体，初始测试信号最好传送到第0行选择逻辑20，包括与门21、异或门22和反相器23。与门21接收测试使能(TE)信号和测试数据(TD)信号。测试数据信号通过与门21到异或门22。异或门22的另一输入是测试模式中保持为低电平的第0行地址信号。测试数据信号继续通过反相器到第1行选择逻辑30。与门31和异或门32提供象第0行选择逻辑20一样同样的功能。测试数据信号通过异或门32，反相器33到第1行。
第1行上的测试数据信号通过反相器第2行选择逻辑40，包括与门41、异或门42和反相器43。测试数据信号通过第2行选择逻辑40到第2行。这种测试数据的蛇形传播分别在奇行和偶行来回，最好直到第(M-1)行才停止重复。第(M-1)行选择逻辑60最好包括与门61、异或门62和反相器63。与其它行选择电路一样，测试信号通过行(M-1)选择逻辑到行(M-1)。
测试使能信号最好由测试信号发生器和比较逻辑(信号发生器和测试逻辑)80产生，并传送到每一行选择逻辑电路(和下面要讨论的对应的复位选择逻辑电路)。测试使能信号使能测试模式操作。测试数据信号最好同时提供逻辑高电平和逻辑低电平信号以及包括不同逻辑组态的串行数据。在测试中，数据输入0行选择逻辑20并与同过测试逻辑80从行(M-1)收到的数据比较。
行信号导体(和每个端头的蛇形连接线)的线宽约0.5um，这些线具有与之相关的寄生电容和电阻。这些寄生参数导致固有的延时。逻辑元件也有延时，但比信号线带来的延时小得多(比如几百皮秒)。由图1的有源像素传感器中的行导体带来的延时，假如是1600列，约为5ns。对一个1280行的有源像素传感器，信号从顶到底的传播时间达6.4us。
图1也示出了蛇形复位线91的结构。该排列用虚线画出使之与行线区别开并使图不至太拥挤。可以理解的与提供给行导体测试的同样的逻辑和信号导体最好提供给复位导体测试(和正常模式复位操作)。因此，每行之间的复位选择逻辑包括与门、异或门和反相器(和测试启动及单独地址信号等)。测试逻辑80为复位导体单独提供测试启动和测试数据信号。这些信号分别命名为TE’和TD’。
在最佳的测试模式中，行信号导体和复位信号导体的测试是同步进行的。但TD和TD’信号最好是互补的，以增加检测比如桥接等的短路或开路电路的可能性。
参见图2，它是本发明中使用的典型的有源像素单元示意图。单元12最好包括三个晶体管13-15(一般是N型场效应晶体管)和一个光敏或光电二极管11。晶体管13和14连接到VDD’晶体管15连接到晶体管14的源极。复位信号作用于晶体管13的门极，行选择信号作用于晶体管15的门极。
在典型模式操作中，复位线被施加高电位，将反偏光电二极管的寄生电容充电到复位电平。二极管输出节点17的电位稳定后，复位电平被拉低，允许光感应电荷载流子以与入射光强度成比例的速度让光电二极管放电。一定的曝光时间后，行选择线被施加高电位，允许节点17的电压通过源极跟随隔离晶体管14，从单元输出节点19(列导体从此处连接)采样。复位信号再次给定为高电位和低电位，第二次复位节点17。复位电平在输出节点19采样。入射光曝光后的输出19的电位与复位电位的差值和入射光的强度成比例。
图2图示了任一像素单元12的行、复位及列的耦合。
参见图3，它是按照本发明具有连续列测试导体的有源像素传感器110的示意图。为了图示清晰，行和复位导体都没有示出，尽管我们知道最好还是提供。
有源像素传感器110包括多个最好构造和排列成图1中的有源像素传感器10的有源像素传感器单元12那样的有源像素传感器单元112。图3图示了有源像素传感器阵列中有代表性的前四列。
在列模式中，测试信号即有效测试使能和测试数据，叫做列测试(CT)信号，在输入节点108提供。列测试信号提供给多个N型场效应晶体管135、155等，以及通过反相器115提供给多个P型场效应晶体管125、145、165。晶体管125、135、145、155和165等，在测试模式中相当于短路。晶体管137、147、157、167等，允许一列上的信号被下一列读出。
晶体管125连接在VDD与列0(co10)之间。晶体管135、137连接在0列与1列间。晶体管145、147连接在1列与2列间。晶体管155、157连接在列2与3列间。晶体管165、167连接在3列与下一列(未示出)之间。从晶体管165输出的测试信号继续传播通过其余列。
在优选的列测试模式中，测试信号在节点108以逻辑高电平输入。通过反相器115变为逻辑低电位，结果逻辑高电位在0列上端，由晶体管125认定。这一逻辑高电位在列的底端由晶体管137测试以及1列的底端被施加逻辑低电位。在1列的顶端为逻辑低电位，在2列的顶端为逻辑高电位。以这样的方式通过有源像素传感器的其余列，在输出节点107以逻辑高电位结束。测试输出(CTO)信号最好传播到接触衰减器102即列测试逻辑105的入口。在优选的实施方案中，如本领域所熟悉的多路连接，接触衰减器102是行、复位和列测试隔离及选择公用的。
图3也图示了每一列的顶部和底部的电流源。电流源最好作为电流反射镜实现，允许列电压电位变低。
在其它特点中，图3图示了数字列导体测试结构。由于不需要模数转换电路和可编程增益放大器，数字测试比模拟测试快得多。同时芯片的固有损耗也小。
参见图4，按照本发明的有源像素传感器的可选择使能的耦合导体示意图。图4图示了有代表性的有源像素传感器210的前三行。可选的三态元件连接在每行或复位导体之间(只示出了行导体)。TE、TD和ADR信号如前面所描述的那样给出，比如TE使有源像素传感器置于测试模式以及TD是测试数据即通过连续导体传播。
三态元件230在有源像素传感器的右边(只示出了其中一个)，它接收测试信号，连接到前面的导体(图示实施方案中的偶数号导体)的端部。右边的三态元件230最好是CMOS三态元件，连接到奇数行的右端，比如图1中的1行。奇数行(1行)的左端连接到左边的三态元件240。每一左边的三态元件最好接收测试信号和与奇数行相应的地址信号。左边的元件240也最好是CMOS三态元件。
如图示，奇数行的左边也连接到下一行(2行)的测试和地址信号输入。这样的方式最好在有源像素传感器的行和复位导体的其余行中连续。
在测试模式操作中，左边的元件240是三态元件，因此奇数行左边的信号传播到下一行，比如通过1行和2行之间的导体245。右边的元件230使能通过前一偶数行的信号送到下一奇数行，比如从0行到1行。
在正常操作模式中，配置了相反的结构。右边的元件230是三态元件，它们就象开路，允许单独的行信号从有源像素传感器的左边传播到行导体上。
正常操作模式在正常操作模式中，可选择的连续复位信号导体提供何时每一单元接收到复位信号和完整图像输入信号的时间的高级控制。
比如，在有机械快门的照相机实施方案中，使能复位信号开始“曝光”，机械快门关闭时结束曝光过程。对每一行顺序寻址的现有技术方法，从首行到末行要太长的开通过程，因而，在图像中造成了梯度。现有技术的另一实施方案给定全局(也就是同时的)复位信号给所有单元，产生不可接受的电磁干扰电流尖峰(如发明背景一节中讨论过的)。复位信号使能逻辑90达到复位信号的标称值，以开始图像数据集成，如上面描述的通过复位导体的传播，在每一复位导体(即每行)上约延时5ns，复位信号在整个阵列的所有像素单元中传播需要6.4us(5ns×1280行)。
这种结构在足够短的时间内提供复位信号，却不会产生不利的巨大的电磁干扰(即电流尖峰等)。
尽管本发明是在关于特定的实施方案中描述的，可以理解，本发明能够进一步改进，和本申请力图涵盖本发明的任何变更、使用或改变和采用上文陈述的本质特点的，及在本发明的和附后权利要求的限制范围内的本发明内容。
权利要求
1．有源像素传感器电路，包括基片；该基片上至少排列成多行的多个像素单元；多个第一信号导体，每一导体与特定行相关并连接到该行的像素单元；和多个可选择使能的耦合导体，在每个所述的多个第一信号导体之间提供一个，并提供一行的第一信号导体至另一行的另一个的可选择耦合。
2．如权利要求1的电路，其中可选择使能的耦合导体在所述多个第一信号导体的另一端提供，因而耦合导体被使能导通时输入到第一信号导体的第一个的信号在其余的多个第一信号导体中以通常的蛇形方式传播。
3．如权利要求1的电路，其中可选择使能耦合导体在多个第一信号导体的另一端提供，因而输入到第一信号导体的第一个的信号以第一方向传播，在第一信号导体的第二个中以与第一方向相反的第二方向传播，在第一信号导体的第三个又以第一方向传播。
4．如权利要求1的电路，其中至少部分可选择使能的耦合导体的每个导体包括组合的逻辑和测试使能输入，测试信号输入收到正确的极性信号使得在前述的第一信号导体上的信号通过随后的第一信号导体的组合逻辑。
5．如权利要求1的电路，其中至少部分可选择使能耦合导体包括三态逻辑和测试使能输入，测试信号输入收到正确的极性信号使得在前述的第一信号导体上的信号通过随后的第一信号导体的三态逻辑。
6．如权利要求1的电路，其中所述的第一信号导体是包括复位信号导体和行信号导体的信号导体组中的一组。
7．如权利要求1的电路，包括多个第二信号导体，每一导体与特定行相关并连接到该行的像素单元；和多个第二可选择使能耦合导体，在每个所述的多个第二信号导体之间提供，并提供一行的第二信号导体至另一行的另一个的可选择耦合。
8．如权利要求7的电路，其中所述的第一信号导体是包括复位信号导体和行信号导体的信号导体组中的一组，第二信号导体是另一组。
9．如权利要求8的电路，还包括连接到所述复位信号导体和所述行信号导体的测试逻辑，该测试逻辑生成复位和行信号导体其中之一的测试信号即其余复位和行导体另一个的补充。
10．如权利要求1的电路，其中的第一信号导体是复位信号导体，该电路还包括连接到该复位信号导体的复位信号使能逻辑，它使能可选择使能耦合导体并初始复位信号以开始输入图像数据集成。
11．如权利要求1的电路，其中的第一信号导体和可选择使能耦合导体被排列成这样，即当信号输入到第一信号导体的第一个及耦合导体被使能时，输入信号在第一信号导体的其余导体上顺序传播，在接收所述第一信号导体的每个下一个的输入信号前实现延时。
12．如权利要求11的电路，其中的延时主要是由第一信号导体的寄生特性的函数。
13．如权利要求11的电路，其中的延时每行小于大约25ns。
14．如权利要求11的电路，其中的延时是类似的。
15．如权利要求1的电路，其中的多个像素单元还排列成多列，该电路还包括多个列导体，每一列导体与像素列之一相关并连接到该像素列的像素单元；和多个可选择使能的耦合电路，至少有一个在每个列导体之间，当其间的耦合电路被使能时，一个列导体上的信号可在随后的列导体上检测。
16．如权利要求15的电路，其中当多个可选择使能导体使能时，在所述列导体的第一个上的信号按顺序地以蛇形方式在其余列导体上传播。
17．一种有源像素传感器电路，包括基片；基片上提供的至少排列成多行的多个像素单元；可选择使能连续导体耦合至每一像素单元和排列成这样，即当可选择使能连续导体被使能时，输入信号在多个像素单元基本上以蛇形方式传播。
18．如权利要求17的电路，其中所述的第一信号导体是包括复位信号导体和行信号导体的信号导体组中的一组。
19．有源像素传感器(有源像素传感器)电路，包括基片；基片上提供的至少排列成多列的多个像素单元；多个列导体，每一列导体与像素列之一相关并连接到该像素列的像素单元；和多个可选择使能耦合电路，至少有一个在每个列导体之间，当其间的耦合电路被使能时，一个列导体上的信号可在随后的列导体上检测。
20．如权利要求19的有源像素传感器电路，其中当多个可选择使能的导体使能时，在列导体的第一个上的信号按顺序地以蛇形方式在其余列导体上检测。
21．如权利要求19的有源像素传感器电路，其中每个可选择使能耦合电路包括一个有源器件。
22．如权利要求19的有源像素传感器电路，还包括连接到每一列导体的电流源。
23．一种有源像素传感器电路的处理方法，包括步骤在一个基片上提供至少排列成多行的多个像素单元；提供多个第一信号导体，每一导体与给定行相关并连接到该行的像素单元；和选择使能在每个所述多个第一导体之间的导体，因而在一个第一信号导体上的信号传播到随后的第一信号导体。
24．如权利要求23的方法，还包括步骤在所述多个第一信号导体的另一端提供可选择使能的耦合导体；使能该可选择使能的偶合导体；和通过第一信号导体和所述被使能耦合导体以顺序的蛇形方式传播信号。
全文摘要
有源像素敏感元件(APS)电路提供了增强的测试和信号处理能力。有源像素敏感元件包括排列在行列阵列中的像素单元。阵列中主导体之间提供的可选择使能耦合导体允许在一个主导体上的信号传播到其它主导体。主导体包括行复位导体和列导体。公开了测试目的和正常模式操作的信号传播。
文档编号H01L27/14GK1297305SQ0012265
公开日2001年5月30日 申请日期2000年8月10日 优先权日1999年8月10日
发明者R·A·门策尔 申请人:安捷伦科技有限公司