专利名称：完全耗尽绝缘层上有硅元件的制造方法与结构的制作方法
技术领域：
本发明涉及一种半导体元件(Semiconductor Device)的制造方法与结构，特别是涉及一种完全耗尽绝缘层上有硅元件(Fully Depleted Silicon-on-Insulator(FD SOI)Device)的制造方法与结构。
随着半导体元件的制作工艺进入深次微米时代，具有高操作速率、低功率消耗与低漏电流等优点的完全耗尽绝缘层上有硅元件的应用也日益广泛。绝缘层上有硅基底(SOI Substrate)的基本结构为一埋入式氧化硅层(即SOI中的绝缘层)与其上方的薄硅材层，而完全耗尽绝缘层上有硅元件即表示其在操作时，通道区下方至绝缘层间的硅材层都会成为完全耗尽状态(FullyDepleted Mode)。为了使通道区下方的硅材层能成为完全耗尽状态，先进FDSOI元件的硅材层的厚度几乎都在500以下。
然而，当硅材层的厚度小于500时，如何在硅材层上形成具有稳定低电阻的金属硅化物(metal silicide)即成为一项很大的挑战，这是因为金属硅化物转换至其低电阻晶相的过程会因尺寸减小而受阻之故。因此，现有的FDSOI元件容易有电阻过高的问题，而会造成操作效率降低与耗电增加等缺点。
本发明的目的在于提供一种完全耗尽绝缘层上有硅元件的制造方法与结构，以解决上述问题。
本发明的目的是这样实现的，即提供一种完全耗尽绝缘层上有硅元件的制造方法，适用于一绝缘层上有硅基底上，该绝缘层上有硅基底中包括一绝缘层与该绝缘层上方的一硅材层，该硅材层具有一第一厚度，且该方法包括下列步骤氧化一特定区域中的硅材层以形成一氧化硅层，并使该特定区域中的硅材层变薄至一第二厚度，该特定区域内的硅材层即为预备形成的一通道区所在，且该第二厚度足够小，使该完全耗尽绝缘层上有硅元件在操作时，该通道区下方的硅材层能成为完全耗尽的状态；以该氧化硅层为掩模，在该氧化硅层两侧的硅材层中植入离子，以形成一源极/漏极区；去除该氧化硅层，并在该硅材层上留下一第一开口；在该第一开口的表面与该硅材层的表面形成一栅介电层；以及在该栅介电层上形成图案化的一导体层，以作为一栅极，该栅极至少填满该第一开口。
本发明还提供一种具有埋入式栅极的元件的制造方法，适用于一基底上，该方法包括下列步骤氧化一特定区域内的该基底以形成一氧化硅层，并使该特定区域内的基底的表面高度降低，该特定区域内的基底即为将形成的一通道区所在；以该氧化硅层为掩模，在该氧化硅层两侧的硅材层中植入离子以形成一源极/漏极区；去除该氧化硅层，并在该基底上留下一第一开口；在该基底的表面与该第一开口的表面形成一栅介电层；以及在该栅介电层上形成图案化的一导体层，以作为一栅极，该栅极至少填满该第一开口。
本发明还提供一种完全耗尽绝缘层上有硅元件的结构，适用于一绝缘层上有硅基底上，该绝缘层上有硅基底中包括一绝缘层与该绝缘层上方的一硅材层，且该结构包括一源极区与一漏极区，该源极区与该漏极区所在的硅材层具有一第一厚度；一通道区，其位于该源极区与该漏极区之间的硅材层中，该通道区所在的硅材层具有一第二厚度，该第二厚度小于该第一厚度，使该源极区与该漏极区的硅材层围出一开口，且该第二厚度足够小，使该完全耗尽绝缘层上有硅元件在操作时，该通道区下方的硅材层能成为完全耗尽状态；一栅介电层，该栅介电层位于该开口的表面；一栅极，其位于该通道区上的栅介电层上方，该栅极至少将该开口填满，且该栅极与该开口两侧的源极区及该漏极区之间也以该栅介电层相隔。
在上述本发明所提出的完全耗尽绝缘层上有硅元件的制造方法与结构中，最重要的一点即是通道区所在硅材层薄化后所具有的第二厚度必须足够小，使得此完全耗尽绝缘层上有硅元件在操作时，通道区下方的硅材层能成为完全耗尽的状态。
本发明中仅将通道区所在的硅材层变薄(第二厚度)，使元件操作时能达到完全耗尽状态，源极/漏极区维持较大的第一厚度，因此，使用本发明时容易在源极/漏极区形成电阻较低的金属硅化物，并能提高操作效率降低，并降低耗电量。
下面结合附图，详细说明本发明的实施例，其中
图1-图6分别为本发明较佳实施例的完全耗尽绝缘层上有硅元件的制造流程剖视图，其中图6显示此较佳实施例的完全耗尽绝缘层上有硅元件的结构。
图中标号说明如下100绝缘层上有硅基底 102埋入式氧化层110硅材层113垫氧化层114掩模层120、150开口130氧化硅层 139离子140源极/漏极区 160栅氧化层170多晶硅层 170a栅极175间隙壁180、190金属硅化物层请参照图1，首先提供一绝缘层上有硅基底100，其中包括埋入式氧化层102与埋入式氧化层102上方的硅材层110，此硅材层110的厚度介于1800至2200之间。接着依序在硅材层110上形成垫氧化层113与掩模层114，此掩模层114的材料例如为氮化硅。然后在掩模层114与垫氧化层113中形成开口120，此开口120中的硅材层110即为未来将形成的通道区所在。
请参照图2，接着氧化暴露于开口120中的硅材层110以形成氧化硅层130，而使开口120中的硅材层110变薄至450至550之间。
请参照图3，接着去除掩模层114与垫氧化层113。然后以氧化硅层130为掩模，在氧化硅层130两侧的硅材层110中植入离子139，以形成源极/漏极区140。
请参照图4，接着去除氧化硅层130，而在硅材层110上留下开口150。然后于开口150与源极/漏极区140的表面形成栅氧化层160，再于栅氧化层160上覆盖多晶硅层170。
请参照图5，接着图案化多晶硅层170，以形成栅极170a，此栅极170a的下端将开口150填满。然后于开口150以上的栅极170a的侧壁形成间隙壁175，以为稍后将进行的自行对准金属硅化物制作工艺(self-aligned silicideprocess，Salicide process)作准备。
请参照图6，接着除去暴露于间隙壁175之外的栅氧化层160，再进行一自行对准金属硅化物制作工艺，使一金属与栅极170a表层及源极/漏极区140表层的硅反应，而在栅极170a上形成金属硅化物层180，同时在源极/漏极区140上形成金属硅化物层190。此时间隙壁175可以防止金属硅化物层180与190因硅或金属的扩散而接触，并能防止二者短路。
总而言之，本发明的优点是如图6的完全耗尽绝缘层上有硅元件的结构所示，变薄的部分只有通道区200所在的硅材层110，使元件操作时通道区200下方的硅材层110能成为完全耗尽状态；而源极/漏极区140处的硅材层110尚保有原来1800至2200之间的厚度。因此，源极/漏极区上的金属硅化物层190可以具有较佳的品质，即较低的电阻，并能提高元件的操作效率，并降低耗电量。
另外，请对比图1与图5(或图4)，可见开口120的位置恰好为栅极170a的位置，也就是说在掩模层114中形成开口120，以及图案化多晶硅层170而形成栅极170a时所进行的两次光刻蚀刻制作工艺中，所使用的光掩模可为同一光掩模。不过，因为开口120是由原掩模层114中除去一部分所得，而栅极170a为原多晶硅层170中保留的部分，所以两次光刻蚀刻制作工艺中所使用的光致抗蚀剂型态正负相异。
另外需特别说明的是，由本发明的过程即可看出其不只可应用于完全耗尽绝缘层上有硅元件的制造，还可应用于其他具有埋入式栅极的非SOI元件上。如欲明了此种非SOI元件的制造步骤，只要将前述所有说明与图1-图6中的埋入式氧化层102省略不看，而将元件直接做在基底上即可。
虽然结合以上一较佳实施例揭露了本发明，然而其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围应以权利要求所界定的为准。
权利要求
1.一种完全耗尽绝缘层上有硅元件的制造方法，适用于一绝缘层上有硅基底上，该绝缘层上有硅基底中包括一绝缘层与该绝缘层上方的一硅材层，该硅材层具有一第一厚度，且该方法包括下列步骤氧化一特定区域中的硅材层以形成一氧化硅层，并使该特定区域中的硅材层变薄至一第二厚度，该特定区域内的硅材层即为预备形成的一通道区所在，且该第二厚度足够小，使该完全耗尽绝缘层上有硅元件在操作时，该通道区下方的硅材层能成为完全耗尽的状态；以该氧化硅层为掩模，在该氧化硅层两侧的硅材层中植入离子，以形成一源极/漏极区；去除该氧化硅层，并在该硅材层上留下一第一开口；在该第一开口的表面与该硅材层的表面形成一栅介电层；以及在该栅介电层上形成图案化的一导体层，以作为一栅极，该栅极至少填满该第一开口。
2.如权利要求1所述的制造方法，其中形成该氧化硅层的方法，包括下列步骤在该硅材层上形成一掩模层；在该掩模层中形成一第二开口，该第二开口暴露出该硅材层上的特定区域；氧化该特定区域中的硅材层以形成该氧化硅层，并使该特定区域中的硅材层中剩下该第二厚度；以及去除该掩模层。
3.如权利要求2所述的制造方法，其中在该掩模层中形成该第二开口，以及形成图案化的该导体层时所进行的两次光刻蚀刻制作工艺中，所使用的光掩模为同一光掩模，但所使用的光致抗蚀剂型态正负相异。
4.如权利要求2所述的制造方法，其中该掩模层的材料为氮化硅，且该掩模层下方已先形成有一垫氧化层。
5.如权利要求1所述的制造方法，其中该栅极的材料为多晶硅，且该方法还包括在该栅极形成之后，进行下列步骤在该第一开口以上的栅极的侧壁形成一间隙壁；除去暴露于该间隙壁外的栅介电层；以及在该源极/漏极区与该栅极上形成多个自行对准金属硅化物层。
6.如权利要求1所述的制造方法，其中该第一厚度介于1800至2200之间。
7.如权利要求1所述的制造方法，其中该第二厚度介于450至550之间。
8.如权利要求1所述的制造方法，其中该栅介电层包括一栅氧化层。
9.如权利要求1所述的制造方法，其中该导体层的材料包括多晶硅。
10.一种具有埋入式栅极的元件的制造方法，适用于一基底上，该方法包括下列步骤氧化一特定区域内的该基底以形成一氧化硅层，并使该特定区域内的基底的表面高度降低，该特定区域内的基底即为将形成的一通道区所在；以该氧化硅层为掩模，在该氧化硅层两侧的硅材层中植入离子以形成一源极/漏极区；去除该氧化硅层，并在该基底上留下一第一开口；在该基底的表面与该第一开口的表面形成一栅介电层；以及在该栅介电层上形成图案化的一导体层，以作为一栅极，该栅极至少填满该第一开口。
11.如权利要求10所述的制造方法，其中形成该氧化硅层的方法，包括下列步骤在该基底上形成一掩模层；在该掩模层中形成一第二开口，该第二开口暴露出该基底上的特定区域；氧化该特定区域中的硅材层以形成该氧化硅层，并使该特定区域中的硅材层只剩下该第二厚度；以及去除该掩模层。
12.如权利要求11所述的制造方法，其中在该掩模层中形成该第二开口，以及形成图案化的导体层时所进行的两次光刻蚀刻制作工艺中，所使用的光掩模为同一光掩模，但所使用的光致抗蚀剂型态正负相异。
13.如权利要求10所述的制造方法，其中该栅极的材料为多晶硅，且该方法还包括在该栅极形成之后，进行下列步骤在该第一开口以上的栅极的侧壁形成一间隙壁；除去暴露于该间隙壁外的栅介电层；以及在该源极/漏极区与该栅极上形成多个自行对准金属硅化物层。
14.如权利要求10所述的制造方法，其中该栅介电层包括一栅氧化层。
15.一种完全耗尽绝缘层上有硅元件的结构，适用于一绝缘层上有硅基底上，该绝缘层上有硅基底中包括一绝缘层与该绝缘层上方的一硅材层，且该结构包括一源极区与一漏极区，该源极区与该漏极区所在的硅材层具有一第一厚度；一通道区，其位于该源极区与该漏极区之间的硅材层中，该通道区所在的硅材层具有一第二厚度，该第二厚度小于该第一厚度，使该源极区与该漏极区的硅材层围出一开口，且该第二厚度足够小，使该完全耗尽绝缘层上有硅元件在操作时，该通道区下方的硅材层能成为完全耗尽状态；一栅介电层，该栅介电层位于该开口的表面；一栅极，其位于该通道区上的栅介电层上方，该栅极至少将该开口填满，且该栅极与该开口两侧的源极区及该漏极区之间也以该栅介电层相隔。
16.如权利要求15所述的结构，其中该栅极的材料为多晶硅，且该结构还包括一间隙壁，该间隙壁位于该开口以上的栅极的侧壁；以及多个金属硅化物层，该各金属硅化物层位于该栅极、该源极区与该漏极区之上。
17.如权利要求15所述的结构，其中该第一厚度介于1800至2200之间。
18.如权利要求15所述的结构，其中该第二厚度介于450至550之间。
19.如权利要求15所述的结构，其中该栅介电层包括一栅氧化层。
20.如权利要求15所述的结构，其中该栅极的材料包括多晶硅。
全文摘要
一种完全耗尽绝缘层上有硅元件的制造方法与结构,其制造方法步骤如下:首先以氧化法在预定作为通道区的硅材层上形成一氧化硅层,并使此处硅材层的厚度变得足够小,以在元件操作时造成完全耗尽的效果。接着以此氧化硅层为掩模,在此氧化硅层两侧的硅材层中形成一源极/漏极区,再去除此氧化硅层,并在硅材层上留下一开口。然后于此开口与硅材层的表面形成栅介电层,再在栅介电层上形成一栅极,此栅极至少将此开口填满。
文档编号H01L29/78GK1354506SQ00130918
公开日2002年6月19日 申请日期2000年11月20日 优先权日2000年11月20日
发明者黄丘宗, 陈再富, 徐松睦 申请人:联华电子股份有限公司