专利名称：C－v线性得以改善的压变电容器的制作方法
技术领域：
本发明涉及C-V线性得以改善的压变电容器以及构造改善的压变电容器的方法。
众所周知，压变电容器(VVC)是使用标准半导体工艺和技术制成的。总体而言，半导体层是通过在衬底的表面上构成掺杂层而形成的。然后，在掺杂层的表面上形成绝缘层，并通过在绝缘层上放置两个彼此隔开的金属板形成一对RF电容器。每个金属板与下层的半导体层都构成一个电容。两个分开放置的金属板是VVC的I/O接点，且两个电容器的另一极板连在一起，通过半导体层接到衬底的后部。
VVC接入电路的方式如下在衬底的后部与分开放置的两个金属板中的一个之间接入第一可变DC电压，在衬底的后部与分开放置的两个金属板中的另一个之间接入第二可变DC电压。一般情况下，两个可变电压是相同的，且由一个电压源来提供。VVC拥有典型的S形电容-电压(C-V)波形。问题是C-V波形会有断点或非常尖锐的突变(即Cmin和Cmax)，从而造成互调(IM)性能的不规则性。同时，曲线的线性部分(Cmin和Cmax之间)相对较短，这就降低了VVC的线性。此外，在某些应用(如，倒装片及类似应用)中，与半导体衬底后部的电路进行连接会比较困难。而且，需要在衬底后部提供电接点也造成额外的工艺步骤和花费。
因此，非常希望能提供可以解决或减少这些问题的装置以及改善的制作方法。
图1是典型压变电容器的剖面图；图2是图1所示压变电容器的示意图，其中包括以工作模式连接的外部器件；图3是图1所示压变电容器的电容-电压(C-V)波形的图形表示；图4是依照本发明的压变电容器的剖面图5是图4所示压变电容器的示意图，其中包括以工作模式连接的外部器件；以及图6是图4所示压变电容器的电容-电压(C-V)波形的图形表示。
现在开始讲述图例；首先是图1，它是典型压变电容器(VVC)10的剖面图。VVC10的半导体衬底11重度掺杂，其上表面是掺杂相对较少的半导体衬底12。绝缘层14(通常由钛酸锆制成)放置在半导体层12。金属板16和17放置在绝缘层14的表面上，并形成了第一和第二压变电容器18和19。
如本领域的普通技术人员所知，半导体层12的掺杂和绝缘层14的特征(例如，厚度、介电常数等)一般会控制Cmin的值，而绝缘层14的特征(例如，厚度、介电常数等)一般决定了VVC10的Cmax值。一般而言，层11和12构成了电容元件18的一个极板，金属接点16构成了另一个极板，中间隔着绝缘层14。同样地，层12构成了电容元件19的一个极板，金属接点17构成了另一个极板，中间隔着绝缘层14。因此，层12是电容元件18和19的公共接点，通过淀积在衬底11后部的金属层20可到达公共接点。
再来看图2，这是VVC10的示意图，它连有外接元件使其处于工作模式。如图所示，压变电容元件18连接在外部金属接点16和公共外部接点或金属层20上，压变电容元件19连接在外部金属接点17和公共外部接点或金属层20上。外部可变电压源22的一端通过RF阻塞电阻23与外部金属接点或金属层20相连，电压源22的另一端接地。RF耦合电容25接在RFin端与外部金属接点16间，RF阻塞电阻26接在外部金属接点16与地之间。同样，RF耦合电容27接在RFout端与外部金属接点17间，RF阻塞电阻28接在外部金属接点17与地之间。
在工作模式中，电压源22在+2伏与-2伏之间变化。这里认为，+2伏到-2伏的电压范围是相对通用的，且在本讨论中，为了举例的目的将一直使用它。但是，在特定的应用中可使用更大或更小的范围，甚至还可以只在Cmin和Cmax范围外的水平区域中进行切换，从而形成开关器件。VVC10的电容-电压(C-V)波形显示于图3中。举例说，在电压源22使接点16正偏时，电子被吸引到金属接点16下方的半导体层12的上表面(见图1)。在电压源22使接点16反偏时，电子被排斥，因而在金属接点16下方的半导体层12的上表面(见图1)附近形成耗尽区域。吸引或排斥的电子数量取决于所加的偏置电压，它也决定了VVC10的视在电容。
在典型的应用中，耦合电容25将RF信号从源(未显示)耦合到输入外部接点，VVC10的金属接点16。RF信号直接通过VVC10传送给输出外部接点，金属接点17，并通过RF耦合电容27耦合到负载(未显示)。RF阻塞电阻23、26和28主要是阻止RF信号进入DC偏置电流，从而使VVC10对于RF电路就好象是一个纯电容。VVC10的电容-电压(C-V)波形如图3所示在可变电压降到-2伏之前已达到VVC10的最小电容(一般由波形中的断点30表示)。同样，在可变电压升到+2伏之前已达到VVC10的最大电容(一般由波形中的断点31表示)。波形中的断点30和31会产生互调(IM)问题，且波形的水平部分还会带来控制问题，原因是在Cmin和Cmax范围外加给VVC10的控制电压不产生明显的电容变化。但是，如前所述，也可以只在Cmin和Cmax范围外的水平区域中切换，以形成开关操作。
下面讲解图4，这是依照本发明的压变电容器(VVC)的剖面图。VVC40包括一个支持衬底，其上有掺杂的半导体层42。为简化制造过程并符合标准半导体工艺，在本优选实施例中，支持衬底41是半导体衬底。通过下述说明可进一步看出，可以对支持衬底41进行掺杂，从而使其具有导电性，原因是通过VVC40的RF信号一部分是由支持衬底41承载的，因此，通过使VVC40上的电阻变小可改善器件的Q值。在本优选实施例中，衬底41是单晶硅，但是如果是特定的应用需要或适用，也可以使用诸如多晶硅、碳化硅、砷化镓之类的材料。此外，层42是衬底41的外延层，且在本文中认为它是衬底的一部分。当然，如果特定的应用需要，还可在衬底41中添加更多的层，而层42可通过其它方式构成，例如，对衬底41掺杂以使其提供想要的导电性。
绝缘层45放置(例如，通过淀积方式)在层42的表面上，从而提供一个具有大致相同厚度的层。构成层45的绝缘材料通常是高介电常数的材料，如钛酸锆或具有类似或更高介电常数的材料。如本领域的普通技术人员所知，高介电常数的材料绝缘性更好，因而损耗少，且击穿电压更高。当然，任何能够实现所需目的绝缘材料均可用于层45。
绝缘层45的表面上有导电段46，导电段46与层42平行并通过绝缘层45与层42隔开，从而形成了第一个电容47。绝缘层45的表面上有导电段48，导电段48与层42平行并通过绝缘层45与层42隔开，从而形成了第二个电容49。同时，绝缘层45的表面上有导电段50，导电段50与层42平行并通过绝缘层45与层42隔开，从而形成了第三个电容51。段46、48和50除分别是电容47、49和51的一个极板外，它们还为VVC40提了外部接点。段46、48和50通常由金属或其它良导体材料制成，在本优选实施例中使用的是金(因为它是很好的导体)。一般而言，可用一薄层NiCr来改善金接点与绝缘层45之间的吸附性。电容器47、49和51的另外一个接点都通过层42共同相连。
再来看图5，它是以工作模式连接的压变电容器的示意图。段46、48和50显示为外部端点，电容器47连接在端点46和50之间，电容器49连接在端点48和50之间。电容器51的一侧与端点50相连，另一侧通过RF阻塞电阻52与外部可变电压源55的一端相连。可变电压源55的另一端与公共电势(例如，地)相连。因此，电压源55就象是压变电容器47的第一可变电压源以及压变电容器49的第二可变电压源。如有必要，还可以使用两个不同的电压源来代替单个电压源55。
RF耦合电容60接在RFin端与外部金属接点46间，RF阻塞电阻61接在外部金属接点46与公共电势(如，地)之间。同样，RF耦合电容62接在RFout端与外部金属接点48间，RF阻塞电阻63接在外部金属接点48与地之间。在典型的应用中，耦合电容60将RF信号从源(未显示)耦合到输入外部接点，VVC40的段46。RF信号直接通过VVC40传送给输出外部接点，段48，并通过RF耦合电容62耦合到负载(未显示)。
这里应指出，可变电容器51的电容的取值范围可以从大于电容器47和49的电容(例如，最大不超过十倍)到小于电容器47和49的电容。随着电容51容量的增加，其影响消失，且图5的电路逼近(类似)图2的电路。也就是说，在电路中，电容47和51串联，电容49和51串联。由于串联电容器的总电容为所有电容的乘积除以所有电容的总和，所以串联电容47和51的电容约等于电容器47的电容，同样地，串联电容49和51的电容约等于电容器49的电容。但是应当知道，很容易改变电容器47、49和51的值(例如，改变段46、48和50的面积)，以达到产生所需的互调时需要的线性，同时又维持必要的电容可调范围。
从VVC40的电容-电压波形如图6可以看到，VVC40的最大电容和最小电容(Cmin和Cmax)通常与VVC10(图1)的最大电容和最小电容相似。这里应认为，+2伏到-2伏的电压范围是相对通用的，且在本讨论中，为了举例目的将一直使用它。但是，在特定的应用中可使用更大或更小的范围，甚至还可以只在Cmin和Cmax范围外的水平区域中进行切换，从而形成开关器件。应当注意，在VVC40的C-V波形中没有断点。波形的线性部分很好地超过了+2伏和-2伏的偏置点，因而在整个范围内对VVC40的电容的控制始终不发生改变或降低，而且范围也得到了充分改善。此外，由于波形中没有尖锐的断点或平坦区域，因而互调性能也得以改进。还应当注意到，衬底41的后部无需接电，这会便于VVC40接入标准集成电路和要求倒装片及类似情形的应用中。
这里讲述了本发明的具体实施例，但本领域的普通技术人员一定还会想到修改和改进方法。因此，我们希望不仅限于给出的特定形式，随附的权利要求将函盖不背离本发明的主旨及范围的所有修改。
权利要求
1．压变电容器，其特征是一个支持衬底(41)，包括一个构成一个表面的掺杂层(42)；位于掺杂层上并构成一个表面的绝缘层(45)；以及位于绝缘层45上、与掺杂层42平行并通过绝缘层45与掺杂层隔开的第一(46)、第二(48)和第三(50)导电段，从而形成了第一(47)、第二(48)和第三(50)个电容器，第一(47)、第二(49)和第三(51)导电段构成了第一、第二和第三个电容的外部端点，第一、第二和第三个电容的另一个端点则都通过掺杂层耦合在一起。
2．如权利要求1中的压变电容器，其中的绝缘材料是具有高介电常数的材料。
3．如权利要求2中的压变电容器，其中所述高介电常数材料包括钛酸锆。
4．如权利要求2中的压变电容器，其中的第一、第二和第三导电段为金属。
5．如权利要求1中的压变电容器，其中第三个电容器的大小不超过第一和第二个电容器的十倍。
6．如权利要求1中的压变电容器，其中第一和第三导电段有第一可变DC电压与其耦合，因此，第一和第三个电容器与第一可变DC电压(55)形成第一串联电路，第二和第三导电段有第二可变DC电压(55)与其耦合，因此，第一和第三个电容器也与第二可变DC电压相连相连形成第二个串联电路，第一个导电段构成了压变电容器的第一个外部端点，第二个导电段构成了压变电容器的第二个外部端点。
7．制作压变电容器的方法，其特征在于包括步骤提供半导体衬底(41)；在衬底上以外延生长的方式形成一个掺杂外延层(42)从而形成一个表面；在掺杂外延层上淀积一个高介电常数的绝缘材料(45)，以便形成一个表面；以及在绝缘层45上淀积第一(46)、第二(48)和第三(50)导电段，使其与掺杂外延层42平行，并通过绝缘层45与掺杂外延层隔开，从而形成第一(47)、第二(48)和第三(50)电容器，第一、第二和第三导电段构成了第一、第二和第三电容器的外部端点，第一、第二和第三电容器的另一个端点则都通过掺杂层共同耦合；这样，第一个导电段构成了压变电容器的第一个外部端点，第二个导电段构成了压变电容器的第二个外部端点。
8．如权利要求7所述的制作压变电容器的方法，还包括步骤将第一可变DC电压(55)耦合到第一和第三个金属段，从而使第一和第三电容器与第一可变DC电压(55)相连形成第一个串联电路；将第二可变DC电压(55)耦合到第二和第三个金属段，从而使第二和第三电容器与第二可变DC电压(55)相连形成第二个串联电路。
9．如权利要求7所述的制造压变电容器的方法，其中淀积高介电常数绝缘层的步骤中包括淀积钛酸锆层。
全文摘要
压变电容器(40)包括含有掺杂层(42)的支持衬底(41)、位于掺杂层上的绝缘层(45)、以及位于绝缘层45上、与掺杂层42平行的第一(46)、第二(48)和第三(50)导电段,它们通过绝缘层45与掺杂层隔开,从而形成了第一(47)、第二(48)和第三(50)电容器。第一(47)、第二(49)和第三(51)导电段构成了第一、第二和第三个电容的外部端点,第一、第二和第三个电容的另一个端点则都通过掺杂层耦合。第一、第二和第三导电段用作外部接点,第一、第二和第三电容器的另一端则通过掺杂层耦合。在优选实施例中,衬底是半导体晶片,掺杂层是外延生长的。绝缘层是高介电常数绝缘材料(如,钛酸锆)或具有类似介电常数的材料,而各段则为金属。
文档编号H01G7/00GK1309401SQ00137568
公开日2001年8月22日 申请日期2000年12月28日 优先权日1999年12月29日
发明者里奇·G·帕斯特, 赵磊 申请人:摩托罗拉公司