专利名称：具有基片触点和多晶硅桥接单元的半导体只读存储装置的制作方法
技术领域：
本发明涉及一种半导体只读存储装置，它具有一个半导体基片、布置于该半导体基片的存储单元区内并由多个晶体管组成的许多存储单元、由多晶硅组成的字线、以及平行于该字线且通过中间绝缘体与该字线隔开的金属导轨，其中，所述的字线在沿其长度方向经过第一数量的存储单元之后被中断，然后通过所述的金属导轨修复，而且所述的半导体基片在经过第二数量的存储单元之后可以通过基片触点施加以参考电位。
已经公知一些具有所谓的扩散只读存储器(ROM)和所谓的接触ROM的半导体只读存储装置。在扩散只读存储器中，需要按用户特有的规定最后在整个存储单元区内引入一种扩散，而对于接触ROM，最后一个步骤是按用户特有的规定设置相应的接触。在此，所述的扩散涉及到源极区和漏极区的注入，而设置所述的接触是指建立源极接触和漏极接触。
具体地讲，此处是在一个存储单元区内制造那些包括源极扩散和漏极扩散在内、或包括源极接触和漏极接触在内的单个存储单元或MOS场效应晶体管。然后根据只读存储装置内需存储的存储内容来为各个晶体管设立源极扩散和漏极扩散、或源极接触和漏极接触。在此，具有扩散(或接触)的晶体管意味着逻辑“0”，而没有扩散(或没有接触)的晶体管则被指定为逻辑“1”。换句话说，如果存在一个晶体管，则意味着逻辑“0”，倘若因不存在扩散或接触而缺少一个晶体管，则被指定为逻辑“1”。
目前，在这种半导体只读存储装置的存储单元区中需要有槽式接触、所谓的字线中断和金属多晶硅桥接。在槽式接触情况下，由所谓的基片触点在字线产生中断期间把参考电位VSS施加给存储单元的所述槽形区域，这是因为，出于容量的原因或者根据所谓的“ESD调节”，构成字线的多晶硅必须在一定的长度之后中断。此外，施加给字线多晶硅的信号同样也需要在一定的长度之后恢复。在此，这是通过如下方式来实现的，即根据工艺在x倍、譬如100倍晶体管的宽度之后将穿越这些晶体管的字线的多晶硅中断，然后通过金属多晶硅桥接将该字线修复。为了实现该金属多晶硅桥接，在所述字线的多晶硅上方延伸一个譬如由铝或铜组成的金属导轨，且该金属导轨通过一种譬如由二氧化硅组成的中间绝缘体与所述的字线隔开。为了恢复由字线的多晶硅传输的信号，在所述的金属导轨和多晶硅之间建立一个连接。
如果假定譬如由排列成两行的8个晶体管构成一个存储单元，那么在第一数量的存储单元、譬如3个存储单元之后设置一个基片触点，而每次在第二数量的存储单元、譬如9个存储单元之后便中断所述的字线或对其进行修复。
因此，利用所述基片触点所实现的槽式接触和字线的中断及修复不是在存储单元区的存储单元内实现的，具体地说它们是沿着各个字线按规则的间隔实现的。为此势必需要其它一些中间单元每次在第一数量的存储单元之后为基片触点装设一个中间单元以便进行槽式接触，而每次在第二数量的存储单元之后实现字线的中断和修复。
图3示出了具有存储单元区1~3的常规半导体存储装置的俯视图，其中所述的存储单元区分别由具有4×2个晶体管的存储单元组成。每次在三个存储单元之后(对此参见该存储单元的上面4行)出现一个具有基片触点的中间单元5，通过所述的基片触点来给所述存储单元区1～3的槽施加参考电位。每次在9个存储单元的间隔之后在中间单元6处对字线WL实行一次中断和修复此处所述字线的多晶硅被中断，并分别通过其上方的中间绝缘体与建于其上的金属导轨相连。
因此在该半导体存储装置中需要较多的中间单元位置，这可以从图3所示的俯视图中看出来。
图4用较大的比例示出了所述的中间单元5在由多晶硅组成的字线WL的上方布置了一个金属导轨7，该导轨通过一种中间绝缘体与所述的字线WL隔开，而且平行于所述字线WL的多晶硅。在所述金属导轨7的上面又装设了一个金属层8，它同样也通过中间绝缘体与所述的金属层7隔开。利用所述的金属层8可以经基片触点9向所述存储单元区的槽输入参考电位Vss。
图5示出了中间单元6，它在字线WL的多晶硅上具有断裂或中断10，而且在相应的金属导轨7和其下方字线WL的多晶硅之间具有一个穿孔接触11，另外它还具有一个基片触点12。
因此可以总结出，在现有的半导体存储装置中需要两种不同的中间单元一种中间单元用于槽式接触，在另一种中间单元内使字线的多晶硅实现中断、修复和槽式接触。总之，这需要频繁出现两种中间单元，而这势必就减少了原本存在于所述中间单元之间的存储单元数目。由此将最终导致所述半导体存储装置内的存储位置的减少，从而严重地阻止了该存储装置的进一步小型化。
因此本发明的任务在于创造一种半导体只读存储装置，通过采用较少的中间单元，该存储装置只需要较少的地方用于基片触点、中断和修复，由此增大了存储单元原本可以提供使用的面积。根据本发明，对于本文开头所述类型的半导体只读存储装置，该任务通过如下方式来完成，即对于垂直于字线长度方向而直接毗邻的、且在该字线长度方向上周期性地重复的两个半个中间单元，在第一半个中间单元内中断所述字线的多晶硅，并设置一个基片触点，在第二半个中间单元内实现所述多晶硅的修复，而且在所述毗邻的半个中间单元内交替地互换所述的第一和第一半个中间单元。
因此，为了代替两个中间单元，本发明只需要一个由两个交替镜像地装设的半个中间单元组成的中同单元。
如果譬如考察两个上下错开放置、且一共由4×4个晶体管组成的存储单元，那么，在由4×2个晶体管组成的上边存储单元的半个中间单元内中断所述的多晶硅，并且利用基片触点实行槽式接触，而在下边的一半中间单元中，通过利用由钨构成的触点把所述的金属导轨桥接到所述的多晶硅上来为同样由4×2个晶体管组成的下边存储单元实现字线的修复。该中间单元是交替地设置的，使得两行上、下边存储单元中的一行分别有一次中断和一次修复。
利用延伸了两行存储单元的这种构造，可以实现数量级为42～47％的位置节省，这是因为只需要一种交替镜像设置的中间单元。此外，由于只使用一种类型的中间单元，所以简化了所述半导体只读存储装置的结构。
本发明的半导体只读存储装置可以毫无问题地应用于具有扩散ROM或接触ROM的存储单元。此外，它还可以以与所述字线多晶硅的中断和修复相同的频度实现槽式接触。而且还有一个特殊的优点，就是槽式接触的各个触点(也即基片触点)和一行中用于修复的穿孔接触是垂直于字线的长度方向的，所以如此构造的中间单元只需要非常少的位置。利用延伸了两个存储单元的存储单元高度、也即中间单元的最终“成偶数”的单元高度，使所述半导体只读存储装置的设计变得更为简单，因为所述的中间单元是沿着两行存储单元相互拉开的。
下面借助附图来详细讲述本发明。其中
图1示出了本发明的半导体只读存储装置的俯视图，图2用放大图示出了本发明的半导体只读存储装置的中间单元，图3示出了现有半导体只读存储装置的俯视图，图4和5示出了现有半导体只读存储装置的中间单元的放大俯视图。
图3～5已在上文讲述过。在图1和2中，为彼此相应的构件采用了与图3～5中相同的参考符号。
图1示出了由多晶硅组成的字线WL，如同在图3的现有半导体只读存储装置中一样，所述的字线也通过没有示出的、由二氧化硅和/或氮化硅组成的中间绝缘体与金属导轨7隔开，所述的金属导轨7总是平行于字线WL的多晶硅。此外图中还示出了扩散区13，它平行于所述由多晶硅组成的字线WL。各个晶体管Tr1、Tr2的扩散15被交替地建立在上边或下边字线WL的下方，使得各个晶体管Tr1、Tr2等的门极位于所述上边或下边字线WL内。特别是，这类只读存储器可以自由编程。
如同在图3中一样，此处的存储单元也是由4×2个晶体管组成。
在本发明的半导体只读存储装置中，此时是交替镜像地布置中间单元16该中间单元16交替镜像地在字线WL的多晶硅上具有中断10在图1中，上一行存储单元的该中断10位于左边的中间单元16内，而在存储单元的第二行是位于右边的中间单元16内。基片触点9和用于把金属导轨7同字线WL的多晶硅桥接起来的多晶硅触点11也以相同的方式交替镜像地布置。换句话说，图1右边的存储单元16相对于该图左边的存储单元16旋转了180°。
利用这种方式可实现只利用一种类型的交替镜像布置的中间单元16，便能在可靠实现槽式接触的情况下，基片触点9、字线WL的多晶硅中断10、以及由金属导轨7通过穿孔接触11对所述字线WL的多晶硅所进行的修复只会让中间单元16需要极小的地方。换句话说，在简化了宏观结构的同时，本发明实现了数量级为42～47％的位置节省，这样，在相同的面积上一共可以比现有技术装设更多的存储单元。
图2用放大图示出了中间单元16，它具有用于把参考电位Vss输入到基片触点9上的金属层8和通向扩散区13的穿孔接触17。
权利要求
1.半导体只读存储装置，它具有一个半导体基片、布置于该半导体基片的存储单元区内并由多个晶体管(Tr1，Tr2，…)组成的许多存储单元、由多晶硅组成的字线(WL)、以及平行于该字线(WL)且通过中间绝缘体与该字线隔开的金属导轨(7)，其中，所述的字线(WL)在沿其长度方向经过第一数量的存储单元之后被中断(参见10)，然后通过所述的金属导轨(7)修复(参见11)，而且所述的半导体基片在经过第二数量的存储单元之后可以通过基片触点(9)施加以参考电位(Vss)，其特征在于-对于垂直于字线(WL)长度方向而直接毗邻的、且在该字线(WL)长度方向上周期性地重复的两个半个中间单元(16)，在第一半个中间单元内中断所述字线(WL)的多晶硅(参见10)并设置一个基片触点(9)，而在第二半个中间单元内实现所述字线(WL)的多晶硅修复(参见11)，而且-在所述毗邻的半个中间单元内交替地互换所述的第一和第一半个中间单元。
2.如权利要求1所述的半导体只读存储装置，其特征在于所述的存储单元包含扩散只读存储器或接触只读存储器。
3.如权利要求1或2所述的半导体只读存储装置，其特征在于所述基片触点(9)所出现的数量等于所述字线(WL)的多晶硅的中断(10)和修复(11)数量。
4.如权利要求1～3之一所述的半导体只读存储装置，其特征在于所述字线(WL)的多晶硅的修复是通过从所述金属导轨(7)至所述多晶硅的穿孔接触(11)来实现的。
5.如权利要求1～4之一所述的半导体只读存储装置，其特征在于所述中间单元(16)在一行中的所有触点都是垂直于所述字线(WL)的长度方向而布置的。
全文摘要
本发明涉及一种半导体只读存储装置,其中,为槽式接触的基片触点(9)、金属导轨(7)和字线(WL)多晶硅之间的穿孔接触(11)、以及字线(WL)的中断(10)使用统一的中间单元(16),且这些中间单元沿着所述的字线(WL)交替地镜像布置。
文档编号H01L21/70GK1343373SQ00804829
公开日2002年4月3日 申请日期2000年3月1日 优先权日1999年3月9日
发明者E·马丁, M·奥斯特迈尔 申请人:因芬尼昂技术股份公司