专利名称：无基岛半导体芯片封装结构的制作方法
技术领域：
本实用新型涉及半导体器件的封装技术领域，特别^及一种无基岛半导体
芯片封装结构[QFN/ DFN - COL ( Quad Flat No lead ) (Dual Flat No lead ) ( Chip OnLead含义为取消基岛，芯片在引脚上封装)]。
背景技术：
随着电子产品向小型化方向发展，在手提电脑、CPU电路、微型移动通信 电路(手机等)、数字音视频电路、通信整机、数码相机等消费类电子领域的 大规模IC和VLSI (超大规模IC )应用电路中，要求半导体芯片的外形做得 更小更薄。
现有技术中，QFN (Quad Flat No lead)是一种方形扁平无引脚半导体芯片 封装结构，其俯视构造如图l所示，截面剖视构造如图2所示。从这两个视图 中可以看出，封装结构是在芯片封装空间的下部由中央的基岛2和围绕基岛 2布置的导电焊盘3构成，基岛2上放置晶粒1，晶粒l上的各导电部分别通 过金线4与各导电焊盘3电连接，其余封装空间填充环氧树脂5。图3为QFN 封装引线框设计平面图，图中有四个芯片的引线框，每个引线框的中央都设有 基岛。DFN (Dual Flat No lead)是一种矩形扁平无引脚半导体芯片封装结构， 其中矩形指的是该芯片在俯视状态下为长方形，其封装结构与QFN相同。目 前在QFN和DFN的封装结构中都需要基岛来放置晶粒，基岛为引线框的一部 分，由金属材料制成，其作用一是在封装中作为晶粒的安置基座，二是具有散 热功能，三是可以作为接地端使用。但是由于基岛在俯视状态下的尺寸要大于 晶粒的尺寸，因此限制了芯片的封装尺寸不能进一步缩小。如何解决这一问题 便成为本实用新型研究的课题。 发明内容
本实用新型提供一种无基岛半导体芯片封装结构，其目的是要进一步缩小 现有方形和矩形扁平无引脚半导体芯片封装尺寸，解决由于基岛设计带来的尺 寸限制性问题。
为达到上述目的，本实用新型采用的技术方案是 一种无基岛半导体芯片 封装结构，包括晶粒、导电焊盘、金线以及环氧树脂，其创新在于在半导体 芯片封装空间的下部，沿方形或矩形周边间隔布置导电焊盘，各导电焊盘从方 形或矩形周边向中央延伸，并在中央形成一个悬空支撑区，晶粒底面涂有绝缘胶层，晶粒位于该悬空支撑区上方，并通过绝缘胶层与悬空支撑区内各导电焊 盘接触，晶粒顶面上的各导电部分别通过金线与各导电焊盘电连接，其余封装 空间中填充环氧树脂。
上述技术方案中的有关内容解释如下
1、 上述方案中，所迷"晶粒"是指制作有半导体集成电路而且未封装的棵 芯片。所述"导电焊盘"是指表面贴片组装技术(Surface Mounting Technolegy, 简称SMT)中采用的平面型引脚。
2、 上述方案中，所述各导电焊盘下部边缘设有半腐蚀缺口。这种平面型半 腐蚀引脚可以让导电焊盘嵌入在环氧树脂中不易脱落，更加牢固。
总之，本实用新型在引线框设计中，保留导电焊盘，取消基岛，并向中央 延伸导电焊盘(半腐蚀引脚)长度。用导电焊盘的延伸段来替代基岛，作为晶 粒的封装支撑体。而晶粒底面通过绝缘胶层与支撑体绝缘接触，以此达到进一 步缩小芯片封装尺寸的目的。
由于上述技术方案运用，本实用新型与现有技术相比具有下列优点
1、 由于取消了基岛，方形或矩形芯片长、宽方向的封装尺寸可以进一步缩 小。对于相同封装尺寸(长和宽)的半导体芯片封装体内可以容纳更大的晶粒。 对于相同尺寸的晶粒可以获得更小的封装尺寸(长和宽)。符合半导体芯片小 型化和薄型化发展趋势。下面是改进前与改进后方形半导体芯片封装尺寸的比 较
改进前 改进后 封装尺寸(长x宽) 2 x 2mm 2 x 2mm
最大晶粒尺寸可容纳 0.7x0.7 mm 1.4x1.4 mm
晶粒对封装尺寸比例 1: 2.86 1: 1.43
2、 由于取消了基岛，引线框的设计和制作变得容易。
3、 在本方案实施中，由于晶粒底面的绝缘胶层可以采用圓片背面整体刮胶， 然后切割后得到底面带绝缘胶层的晶粒。这种晶粒可以直接焊接在引线框上， 不需要点胶焊接，因此工艺更简单。
附图1为现有方形扁平无引脚半导体芯片封装结构俯视附图3为现有方形扁平无引脚半导体芯片封装的7l线框设计平面图； 附图4为本实用新型矩形扁平无引脚半导体芯片封装结构俯视图； 4附图5为本实用新型矩形扁平无引脚半导体芯片封装结构截面剖视以上附图中1、晶粒；2、基岛；3、导电焊盘；4、金线；5、环氧树脂； 6、半腐蚀缺口； 7、绝缘胶层。
具体实施方式
以下结合附图及实施例对本实用新型作进一步描述 实施例 一种无基岛半导体芯片封装结构
如图4、图5所示，该封装结构由晶粒l、导电焊盘3、金线4、绝缘胶层 7以及环氧树脂5组成。具体是在半导体芯片封装空间的下部，沿矩形周边间 隔布置十个导电焊盘3，各导电焊盘3从矩形周边向中央延伸，并在中央形成 一个悬空支撑区，晶粒1底面涂有绝缘胶层7,晶粒1位于该悬空支撑区上方， 并通过绝缘胶层7与悬空支撑区内各导电焊盘3接触，晶粒1顶面上的各导电 部分别通过金线4与各导电焊盘3电连接，其余封装空间中填充环氧树脂5。 所述各导电焊盘3下部边缘设有半腐蚀缺口 6。
图6为本实施例引线框设计平面图，从图中可以看出，由四个芯片的引线 框组成，其中每个引线框中都取消了基岛，用导电焊盘的延伸段来替代基岛的 支撑作用。
本实施例可以应用到方形扁平无引脚半导体芯片封装结构，只是封装外形 不同，其封装结构相同，这里不再重复描述。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此 项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用 新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵 盖在本实用新型的保护范围之内。
权利要求1、一种无基岛半导体芯片封装结构，包括晶粒(1)、导电焊盘(3)、金线(4)以及环氧树脂(5)，其特征在于在半导体芯片封装空间的下部，沿方形或矩形周边间隔布置导电焊盘(3)，各导电焊盘(3)从方形或矩形周边向中央延伸，并在中央形成一个悬空支撑区，晶粒(1)底面涂有绝缘胶层(7)，晶粒(1)位于该悬空支撑区上方，并通过绝缘胶层(7)与悬空支撑区内各导电焊盘(3)接触，晶粒(1)顶面上的各导电部分别通过金线(4)与各导电焊盘(3)电连接，其余封装空间中填充环氧树脂(5)。
2、 根据权利要求1所述的半导体芯片封装结构，其特征在于所述各导电 焊盘(3)下部边缘设有半腐蚀缺口 (6)。
专利摘要一种无基岛半导体芯片封装结构，本实用新型在引线框设计中，保留导电焊盘，取消基岛，并向中央延伸导电焊盘长度。用导电焊盘的延伸段来替代基岛，作为晶粒的封装支撑体，而晶粒底面通过绝缘胶层与支撑体绝缘接触。与现有方形和矩形扁平无引脚半导体芯片封装结构相比，进一步缩小了芯片封装尺寸，解决了以往基岛设计带来的尺寸限制性问题。
文档编号H01L23/49GK201417765SQ20092004172
公开日2010年3月3日 申请日期2009年4月1日 优先权日2009年4月1日
发明者李国发, 翁加林, 陈俊毅 申请人:苏州固锝电子股份有限公司