一种全cmos单刀双掷开关电路的制作方法
【专利摘要】本发明涉及一种单刀双掷开关(SPDT)结构，尤其是使用CMOS工艺实现的单刀双掷开关结构。这是一种使用CMOS工艺实现的具有高隔离度，高功率容量，低损耗的单刀双掷开关结构，属于CMOS射频集成电路中的开关领域。本发明采用晶体管栅端与体端浮动偏置，晶体管的栅端与体端分别通过大电阻接地，使得晶体管能够传输大功率信号；本发明使用漏源浮动电压偏置技术，使得晶体管能够在关闭状态时避免因为漏端与源端的大信号而出现周期性开启；本发明使用到地电感技术，使得整个CMOS单刀双掷开关减少了损耗。本发明提供的CMOS单刀双掷开关能够实现瓦特级功率容量，有效的减少传输损耗，并且实现高隔离度。本发明设计的单刀双掷开关结构简单，性能优良，可以很好的用于射频集成电路领域，是实现全集成射频电路的关键技术。
【专利说明】
一种全CMOS单刀双掷开关电路
技术领域
[0001 ]本发明涉及一种低损耗，高功率容量，高隔离度的全CMOS单刀双掷开关(SPDT)电路，应用于射频电路领域，特别是全集成射频电路、通信SOC等领域。
【背景技术】
[0002]—个单刀双掷开关的性能要由三个指标来衡量:功率容量(发射时所能传输的最大功率)、损耗(发射与接收时，由单刀双掷开关引起的信号功率的损耗)、隔离度(在发送与接收时，发送端与接收端的隔离程度)。在选定单刀双掷开关的情况下，开关的功率容量决定了整个射频系统最大传输功率，损耗反映了开关在信号链上引起的信号功率损失，隔离度反映了反射端与接收端相互影响程度，隔离度越高，两端的相互影响就越弱。
[0003]在CMOS工艺中，硅基半导体具有低电子迀移率，衬底电阻率小等特点，因此CMOS单刀双掷开关存在着功率容量小，隔离度不够，损耗大等特点，特别是很难同时实现大功率容量与低损耗和高隔离度。国内外研究人员对大功率容量、低损耗、高隔离度的CMOS单刀双掷开关做了大量研究，但是具有瓦特级功率容量的单刀双掷开关极为少见。
【发明内容】
[0004]本发明的目的是克服现有技术中存在的不足，提出了一种具有大功率容量、高隔离度、低损耗的单刀双掷开关从而提供一种功率容量能达到瓦特级的CMOS单刀双掷开关。
[0005]为实现上述目的，本发明提供一种全CMOS单刀双掷开关电路，其特征在于，包括发射支路，接收支路，以及到地谐振电感，还包括所述发射支路的发射端口、所述接收支路的接收端口、天线端口、天线到地端口、分别于所述发射支路和所述接收支路相连的CNT与CNT_N0T控制信号端口，其中所述到地谐振电感连接在天线端口与地端口之间。
[0006]进一步，所述发射支路由晶体管M3、M4，igC3、C4、C5、C6，电阻R7?Rl4组成;所述接收之路由晶体管Ml、M2，电容Cl、C2、电阻Rl?R6组成。
[0007]进一步，所述发射端口是信号流入端口，所述接收端口是信号流出端口，所述天线端口连接天线，所述CNT与CNT_N0T为一组相反的控制信号。
[0008]进一步，所述发射支路中的晶体管M3晶体管的栅极通过电阻R7连接控制信号CNT，漏源端分别接到电容C3、C4上，并且通过电阻R8、R9接到控制信号CNT_N0T上，体端通过电阻RlO接地；晶体管M4的栅极通过电阻Rl I连接控制信号CNT_N0T，漏源端分别接到电容C5、C6上，并且通过电阻Rl 2、Rl 3接到控制信号CNT上，体端通过电阻Rl 4接地。
[0009]进一步，所述接收支路中的晶体管Ml的栅极通过电阻Rl连接控制信号CNT_N0T，漏源端分别接到电容Cl、C2上，并且通过电阻R2、R3接到控制信号CNT上，体端通过电阻R4接地;晶体管M2的栅极通过电阻R5连接控制信号CNT，漏端接到接收端口，源端接地，体端通过电阻R6接地。
[0010]进一步，当CNT为高电平、CNT_N0T为低电平时，晶体管M2、M3开启，M1、M4关闭。
[0011 ] 进一步，当CNT为低电平、CNT_N0T为高电平时，晶体管M2、M3关闭，M1、M4开启。
[0012]进一步，在发射信号时，连接天线端口与地端口的到地谐振电感与电容Cl、C2，晶体管M1、M2的寄生电容形成并联谐振网络，呈现高阻抗的特性，减小了发射的射频信号在天线端口向电容Cl、C2，晶体管Ml、M2的泄露，从而减小了发送损耗;在接收信号时，连接天线端口与地端口的到地谐振电感与电容C3、C4、C5、C6，晶体管M3、M4的寄生电容形成并联谐振网络，呈现高阻抗的特性，减小了接收的射频信号在天线端口向电容C4、C5、C6，晶体管M3、M4的泄露，从而减小了接收损耗;可以通过调节连接天线和地的电感与电容Cl、C2、C3、C4、C5的大小，晶体管Ml、M2、M3、M4的尺寸来改变并联谐振网络的谐振频率，从而实现选频功會K。
[0013]进一步，所述开关电路采用CMOS工艺中深N阱晶体管，其中深N阱通过电阻与电源连接，从而反偏深N阱与P阱的寄生二极管，使得晶体管的寄生泄露减小，减小了损耗。
[0014]本发明采用晶体管栅端与体端大电阻偏置，即晶体管的栅端通过大电阻接控制电平，体端通过大电阻接地，使得晶体管能够传输大功率信号;本发明使用漏源浮动电压偏置技术，即晶体管的漏端与源端通过与大电阻相连偏置到一定直流电平上，并使用电容隔离直流电平，使得晶体管在关闭时，栅端与体端为低电平，漏端与源端为高电平，从而使得晶体管在源漏端出现大信号时也不被周期性地开启；本发明使用到地电感谐振技术，使得整个CMOS单刀双掷开关减少了损耗，使得本发明的全CMOS单刀双掷开关(SPDT)能实现高功率容量，低损耗，高隔离度等功能。
[0015]本发明的优点:
[0016]1、电路结构简单，电路面积小，成本低，性能可靠。
[0017]2、发明的电路采用栅端与体端大电阻偏置技术和漏源浮动电压偏置技术使得电路可以传输瓦特级功率，使得单刀双掷开关具有极大的功率容量。
[0018]3、采用了电感到地，即在天线端口与地端口连接电感，使得电感在每种工作状态下都与一个支路的电容并联谐振，从而实现了对工作频段的选择并且降低了损耗。
[0019]4、采用晶体管M2、M4接到地端口，在发射时，M4关闭、M2开启，接收时M4开启、M2开启，使得发射端与接收端的隔离度大大增加。
【附图说明】
[0020]图1为本发明的单刀双掷开关的具体电路结构图
[0021]图2为本发明的单刀双掷开关功率容量仿真结果图
[0022]图3为本发明的单刀双掷开关发送与接收时信号损耗的仿真结果图
[0023]图4为本发明的单刀双掷开关发送与接收时端口隔离度的仿真结果图。
【具体实施方式】
[0024]下面结合具体附图和实施例对本发明作进一步说明。
[0025]如图1所示，本发明的实施例可以用于高功率容量、低损耗，高隔离度的CMOS单刀双掷开关。本实施例包含了发射支路、接收支路与到地谐振电感。谐振电感用于调整工作频段与降低损耗，本实施例中将工作频率调整为2.4G。下面结合实施例具体说明。
[0026]本发明的一种低损耗，高功率容量，高隔离度的全CMOS单刀双掷开关(SroT)电路，其特征在于，包括发射支路，接收支路，以及到地谐振电感，还包括所述发射支路的发射端口、所述接收支路的接收端口、天线端口、天线到地端口、分别于所述发射支路和所述接收支路相连的CNT与CNT_NOT控制信号端口，其中所述到地谐振电感连接在天线端口与地端口之间。
[0027]所述发射端口是信号流入端口，所述接收端口是信号流出端口，所述天线端口连接天线，所述CNT与CNT_N0T为一组相反的控制信号。
[0028]所述发射支路由晶体管M3、M4，电容C3、C4、C5、C6，电阻R7?R14组成;所述接收之路由晶体管Ml、M2，电容Cl、C2、电阻Rl?R6组成。
[0029]所述发射支路中的晶体管M3晶体管的栅极通过电阻R7连接控制信号CNT，漏源端分别接到电容C3、C4上，并且通过电阻R8、R9接到控制信号CNT_N0T上，体端通过电阻RlO接地；晶体管M4的栅极通过电阻Rl I连接控制信号CNT_N0T，漏源端分别接到电容C5、C6上，并且通过电阻R12、R13接到控制信号CNT上，体端通过电阻R14接地;所述接收支路中的晶体管Ml的栅极通过电阻Rl连接控制信号CNT_N0T，漏源端分别接到电容Cl、C2上，并且通过电阻R2、R3接到控制信号CNT上，体端通过电阻R4接地；晶体管M2的栅极通过电阻R5连接控制信号CNT，漏端接到接收端口，源端与体端都接地。
[0030]当CNT为高电平、CNT_N0T为低电平时，晶体管M2、M3开启，M1、M4关闭，开关处于发送状态，信号从发射端口传输到天线端口，此时要求单刀双掷开关尽可能地传输功率信号。晶体管M4关闭以阻止射频信号泄露，M4的源端与漏端被CNT信号偏置到高电平使得漏端的交流信号被抬升一个固定高电平以阻止晶体管M4被周期性开启，从而增大了最大发送功率。晶体管Ml关闭以阻止天线端口射频信号向接收支路的泄露，Ml的源端与漏端被CNT信号偏置到高电平使得源端与漏端的交流信号被抬升一个固定高电平以阻止晶体管Ml被周期性开启，从而增大了最大发送功率。晶体管M2开启，使得接收端口通过晶体管M2接地，使得发射端与接收端的隔离度增大。晶体管M3开启，漏源端被偏置到低电平，使得M3能传输大功率信号。所用晶体管的栅端与体端都通过大电阻接到地端口，以增加晶体管处理功率信号的能力。在发送信号时，谐振电感与接收支路的寄生电容形成并联谐振网络，减少射频信号向接收支路的泄露，从而减小了发送支路发送信号时的损耗。
[0031]当CNT为低电平、CNT_N0T为高电平时，晶体管M2、M3关闭，M1、M4开启，开关处于接收状态，信号从天线端口传输接收端口。晶体管Ml开启，Ml的源端与漏端被偏置到低电平以保证晶体管Ml以较小的损耗传递信号。晶体管M2被关闭以阻止信号泄露。晶体管M3关闭，并且M4的源端与漏端被偏置到高电平以阻止天线端口信号向发射支路泄露。晶体管M4开启，其源端与漏端被偏置到低电平，使得发射端口通过M4接地，使得发射端到接收端的隔离度增大。在接收信号时，谐振电感与发送支路的寄生电容形成并联谐振网络，减少射频信号向发送支路的泄露，从而减小了接收支路接收信号时的损耗。
[0032]本发明提出了一种到地电感谐振技术，在发射信号时，连接天线端口与地端口的到地谐振电感与电容Cl、C2，晶体管Ml、M2的寄生电容形成并联谐振网络，呈现高阻抗的特性，减小了发射的射频信号在天线端口向电容C1、C2，晶体管M1、M2的泄露，从而减小了发送损耗。在接收信号时，连接天线端口与地端口的到地谐振电感与电容C3、C4、C5、C6，晶体管M3、M4的寄生电容形成并联谐振网络，呈现高阻抗的特性，减小了接收的射频信号在天线端口向电容C4、C5、C6，晶体管M3、M4的泄露，从而减小了接收损耗。可以通过调节连接天线和地的电感与电容C1、C2、C3、C4、C5的大小，晶体管M1、M2、M3、M4的尺寸来改变并联谐振网络的谐振频率，从而实现选频功能。
[0033]图2为本发明的单刀双掷开关功率容量仿真结果图，图3为本发明的单刀双掷开关发送与接收时信号损耗的仿真结果图，图4为本发明的单刀双掷开关发送与接收时端口隔离度的仿真结果图。
[0034]发射信号时，CNT为高电平，CNT_N0T为低电平，发射支路开启，接收支路关闭，单刀双掷开关需要传递大功率信号，实施例的单刀双掷开关功率容量30.4dBm，达到瓦特级功率容量。
[0035]发射信号时，CNT为高电平，CNT_N0T为低电平，发射支路开启，接收支路关闭，单刀双掷开关在传递大功率信号的同时实现低损耗与高隔离度。接收信号时，CNT为低电平，CNT_N0T为高电平，发射支路关闭，接收支路开启，单刀双掷开关在接受天线信号的同时实现低损耗与高隔离度。
[0036]本发明采用CMOS工艺中深N阱晶体管，其中深N阱通过大电阻与电源连接，从而反偏深N阱与P阱的寄生二极管，使得晶体管的寄生泄露减小，减小了损耗。
[0037]本发明采用晶体管栅端、体端大电阻偏置，在晶体管开启导通时，使得晶体管寄生电容与大电阻形成特殊结构，从而让晶体管的栅端、体端、源漏端的电压信号一致，从而使得晶体管能够传输大功率信号，达到瓦特级。
[0038]本发明采用了漏源浮动电压偏置技术，使用电容与电阻将晶体漏源端偏置到控制信号。在发送大功率信号时，晶体管M3处于开启状态，由于采用了栅端、体端大电阻偏置，因此晶体管M3能够传输大功率信号。晶体管M1、M4处于关闭状态，漏源端采用了漏源浮动电压偏置技术，被偏置到高电平，从而为晶体管Ml、M4的漏源端提供一个电压提升，使得晶体管Ml、M4在大信号下避免被周期性开启，从而增加了整个单刀双掷开关功率容量。
[0039]本发明降低了电路的复杂度，建模简单，易于调整电路参数达到电路的设计要求。本发明的保护范围，并非局限于本发明描述的实施例。只要各种变化在所附权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的实例均在保护之列。
【主权项】
1.一种全CMOS单刀双掷开关电路，其特征在于，包括发射支路，接收支路，以及到地谐振电感，还包括所述发射支路的发射端口、所述接收支路的接收端口、天线端口、天线到地的地端口、分别与所述发射支路和所述接收支路相连的CNT与CNT_N0T控制信号端口，其中所述到地谐振电感连接在所述天线端口与所述地端口之间。2.如权利要求1所述的全CMOS单刀双掷开关电路，其特征在于，所述发射支路由晶体管M3、M4，电容C3、C4、C5、C6，电阻R7?R14组成;所述接收之路由晶体管Ml、M2，电容Cl、C2、电阻Rl?R6组成。3.如权利要求1所述的全CMOS单刀双掷开关电路，其特征在于，所述发射端口是信号流入端口，所述接收端口是信号流出端口，所述天线端口连接天线，所述CNT与CNT_N0T为一组相反的控制信号。4.如权利要求2所述的全CMOS单刀双掷开关电路，其特征在于，所述发射支路中的晶体管M3的栅极通过电阻R7连接控制信号CNT，漏源端分别接到电容C3、C4上，并且分别通过电阻R8、R9接到控制信号CNT_N0T上，体端通过电阻RlO接地；晶体管M4的栅极通过电阻Rl I连接控制信号CNT_N0T，漏源端分别接到电容C5、C6上，并且通过电阻R12、R13接到控制信号CNT上，体端通过电阻Rl 4接地。5.如权利要求2所述的全CMOS单刀双掷开关电路，其特征在于，所述接收支路中的晶体管Ml的栅极通过电阻Rl连接控制信号CNT_N0T，漏源端分别接到电容Cl、C2上，并且分别通过电阻R2、R3接到控制信号CNT上，体端通过电阻R4接地；晶体管M2的栅极通过电阻R5连接控制信号CNT，漏端接到接收端口，源端接地，体端通过电阻R6接地。6.如权利要求2所述的全CMOS单刀双掷开关电路，其特征在于，当CNT为高电平、CNT_NOT为低电平时，晶体管M2、M3开启，M1、M4关闭。7.如权利要求2所述的全CMOS单刀双掷开关电路，其特征在于，当CNT为低电平、CNT_NOT为高电平时，晶体管M2、M3关闭，M1、M4开启。8.如权利要求2所述的全CMOS单刀双掷开关电路，其特征在于，在发射信号时，连接天线端口与地端口的到地谐振电感与电容C1、C 2，晶体管M1、M 2的寄生电容形成并联谐振网络，呈现高阻抗的特性，减小了发射的射频信号在天线端口向电容C1、C2，晶体管M1、M2的泄露，从而减小了发送损耗;在接收信号时，连接天线端口与地端口的到地谐振电感与电容C3、C4、C5、C6，晶体管M3、M4的寄生电容形成并联谐振网络，呈现高阻抗的特性，减小了接收的射频信号在天线端口向电容C4、C5、C6，晶体管M3、M4的泄露，从而减小了接收损耗;可以通过调节连接天线和地的电感与电容(:1工2、03工4、05的大小，晶体管肌、]\12、]\0、]\14的尺寸来改变并联谐振网络的谐振频率，从而实现选频功能。9.如权利要求1所述的全CMOS单刀双掷开关电路，其特征在于，所述开关电路采用CMOS工艺中深N阱晶体管，其中深N阱通过电阻与电源连接，从而反偏深N阱与P阱的寄生二极管，使得晶体管的寄生泄露减小，减小了损耗。
【文档编号】H03K17/687GK105915203SQ201610217737
【公开日】2016年8月31日
【申请日】2016年4月7日
【发明人】陈浪, 甘业兵, 罗彦彬, 刘启, 钱敏, 乐建连, 陈妙萍, 金玉花
【申请人】杭州中科微电子有限公司