专利名称：叠层介质谐振器和叠层介质滤波器的制作方法
技术领域：
本发明涉及能构成在几百MHz至几GHz的微波频率范围中使用的谐振电路的叠层介质谐振器和叠层介质滤波器，特别涉及能按小尺寸高产率地制造具有减小的不均性或变化的叠层介质谐振器和叠层介质滤波器。
背景技术：
近年来随着诸如蜂窝电话系统等无线通信系统的功能提高的发展趋势，更要求有尺寸更小和损失更小的叠层介质滤波器。
要减小叠层介质滤波器的尺寸就必须减小介质衬底的尺寸。
减小介质衬底的尺寸会造成介质衬底中形成的谐振电极的长度不够。因此提出把介质衬底中形成的谐振电极分成两段，并经通孔使两段谐振电极互连，由此制成折叠谐振电极结构。例如，可见日本特许公开11-191702，10-126103，和10-190308。
但是，因为非常需要尺寸更小的叠层介质滤波器所进行的研发工作。因而，只用安装折叠谐振电极来减小叠层介质滤波器的尺寸效果有限。
发明内容
本发明的目的是通过安装折叠谐振电极结构提供尺寸进一步减小的叠层介质谐振器和叠层介质滤波器。
按本发明，叠层介质谐振器包括包括多层介质层叠层的介质衬底，设置在介质衬底表面上的接地电极，设置在介质衬底中的至少一个谐振电极，谐振电极有连接到设置在介质衬底侧面上的接地电极的短路的端元件，设置在介质衬底面对介质衬底的上表面的第1开口端元件，设置在介质衬底中面对介质衬底下表面的第2开口端元件。
由于第1和第2开口端元件分别面对介质衬底的上表面和下表面，所以分别在第1开口端元件与上接地电极之间和第2开口端元件与下接地电极之间，形成静电电容。因此增大了接地电极与谐振电极的开口端之间的静电电容，减小了叠层介质谐振器的谐振频率。
因此，即使为了满足更小尺寸的叠层介质谐振器和尺寸更小的叠层介质滤波器的要求而减小介质衬底的尺寸时，也能增大叠层介质谐振器的容量，并减小谐振频率。
短路的端部元件，第1开口端元件和第2开口端元件可经通路孔电连接。第1和第2开口端元件有分别设在介质衬底中并面对其侧表面的开口端，因此提供折叠的谐振电极结构。
第1和第2开口端元件中的至少一个元件的宽度可大于短路端元件的宽度。用该配置，能进一步增大谐振电极的开口端与接地电极之间的静电电容，因此能进一步降低谐振频率。
叠层介质谐振器还可包括设置在介质衬底中面对第1和第2开口端部元件中至少一个的层间接地电极。增加的层间接地电极用于增大谐振电极开口端与接地电极之间的静电电容，因而进一步降低谐振频率。
如果短路端元件包括按多层介质层叠置方向上按一定间隔设置的多条带状线，由于谐振器实质上有多个谐振电极，所以它的空载值Q增大了。
按本发明，叠层介质滤波器具有，包括多个介质层叠层的介质衬底，设置在介质衬底表面上的接地电极，和设置在介质衬底上的至少两个谐振器，每个谐振器有至少一个谐振电极，谐振电极有连接到设于介质衬底侧面上的接地电极的短路端元件，设置在面对介质衬底上表面的介质衬底中的第1开口端元件，和设置在面对介质衬底下表面的介质衬底中的第2开口端元件。
用上述配置，即使为了满足尺寸更小的叠层介质谐振器和尺寸更小的叠层介质滤波器的要求而减小介质衬底尺寸时，也能增大谐振器的容量和降低它的谐振频率。因此能减小叠层介质滤波器的尺寸。
叠层介质滤波器还有至少一个耦合调节电极，用于调节两个谐振器之间的耦合。耦合调节电极可面对第1和第2开口端元件中的至少一个元件，因此，能增大叠层介质滤波器的耦合电容。
通过参见示出本发明实施例的附图的举例方式所做的以下描述，本发明的上述的和其它的发明目的，特征和优点将变得更清楚。
图1是按本发明第1实施例的叠层介质谐振器的垂直剖视图；图2是按本发明第1实施例的叠层介质谐振器的分解透视图；
图3是按本发明第2实施例的叠层介质谐振器的分解透视图；图4是按本发明第3实施例的叠层介质谐振器的垂直剖视图；图5是按本发明第3实施例的叠层介质谐振器的分解透视图；图6是按本发明第4实施例的叠层介质谐振器的垂直剖视图；图7是按本发明第4实施例的叠层介质谐振器的分解透视图；图8是按本发明实施例的叠层介质滤波器的分解透视图；图9是改型的叠层介质滤波器的分解透视图。
具体实施例方式
附图中相同或相应的部分用相同或相应的参考符号指示。
图1和2示出按本发明第1实施例的叠层介质谐振器10A。如图1和2所示，叠层介质谐振器10A有介质衬底14，包括多层介质层，即第1至第9介质层S1至S9，其叠置和烧结成一个整体；安装在介质衬底14的各个表面的多个接地电极12a、12b、12c。用作下电极的接地电极12b不设在介质衬底14的下表面上而是设置在第9介质层S9的主表面即上表面上。
图2中，第1至第9介质层S1至S9顺序叠置成介质衬底14。只是举例地示出第1至第9介质层S1至S9，叠层介质谐振器10A可有或多或少的介质层。第1至第9介质层S1至S9中的每个介质层都可以是单层或多层。
叠层介质谐振器10A还有设置在介质衬底14中的谐振电极16。
谐振电极16包括短路端元件18，它设置在介质衬底14中大致垂直的中心平面上(见图1)，例如，第5介质层S5的主表面上，并有连接到设置在介质衬底14的侧表面上的接地电极12c(见图1)的短路端；第1开口端元件20，它设置在介质衬底14中靠近设在介质衬底14的上表面上的接地电极12a的平面上，例如，第2介质层S2的主表面上；和第2开口端元件22，它设置在介质衬底14中靠近接地电极12b的平面上，例如，第8介质层S8的主表面上。
短路端元件18的远离其短路端的一端和第1开口端元件20的一端经通路孔24相互电连接。短路端元件18的同一端还与第2开口端元件22的一端经通路孔24而相互电连接。
第1和第2开口端元件20、22设置在介质衬底14中，使得它们各自与它们和第1和第2开口端元件20、22连接的一端距离较远的另一端彼此隔开，并面对介质衬底14的侧表面上的接地电极12c。因此，谐振电极16分岔成两段。两段谐振电极朝接地电极12c延伸。
由于短路端元件18位于介质衬底14的垂向中心，开口端部元件20、22分别靠近介质衬底14的上和下表面设置，在第1开口端元件20与上接地电极12a之间形成静电电容C1，第2开口端元件22与下接地电极12b之间形成静电电容C2。因而增大了接地电极12与谐振电极16的开口端之间的静电电容，降低了叠层介质谐振器10A的谐振频率。
因此，即使了为满足尺寸更小的叠层介质谐振器和尺寸更小的叠层介质滤波器的要求而减小了介质衬底14的尺寸，也能增大叠层介质谐振器10A的容量，和降低它的谐振频率。
以下参见图3描述按本发明第2实施例的叠层介质谐振器10B。
如图3所示，叠层介质谐振器10B大致类似于按第1实施例的叠层介质谐振器10A。它们之间的差别是，第1和第2开口端元件20，22各自的宽度W1、W2大于短路端元件18的宽度W3。
叠层介质谐振器10B的结构能有效增大谐振电极16的开口端与接地电极12之间的静电电容，因此，能降低叠层介质谐振器10B的谐振频率。
以下参见图4和5描述按本发明第3实施例的叠层介质谐振器10c。
如图4和5所示，叠层介质谐振器10c与按第1实施例的叠层介质谐振器10A相致相同，它们之间的差别是，它还包括第1层间接地电极30，它设置在第3介质层S3中并面对第1开口端元件20；和第2层间接地电极32，它设置在第7介质层S7的主表面上并面对第2开口端元件22。
用叠层介质谐振器10C的结构，把第1开口端元件20与第1层间接地电极30之间形成的静电电容加到第1开口端元件20与上接地电极12a之间形成的静电电容上，第2开口端元件22与第2层间接地电极32之间形成的静电电容加到第2开口端元件22与下接地电极12b之间形成的静电电容上。因此，能进一步增大谐振电极16的开口端与接地电极12之间形成的静电电容。
第1和第2开口端元件20、22的开口端20a，22a位于比面对接地电极12c的第1和第2层间接地电极30、32的端部更靠近接地电极12c的位置。因此，即使这些电极在它们的叠层中移动，第1开口端元件20与第1层间接地电极30彼此相对的面积和第2开口端元件22与第2层间接地电极32彼此相对的面积不变。因此，叠层介质谐振器10c的特性的任何变化均最小。
以下参见图6和7描述按本发明第4实施例的叠层介质谐振器10D。
如图6和7所示，叠层介质谐振器10D与按第1实施例的叠层介质谐振器10A大致相同。它们之间的差别是，短路端元件包括多个带状线，即按介质层叠置方向按一定间隔隔开设置的第1至第3带状线18a、18b、18c。
如图7所示，第1带状线18a设置在第4介质层S4的主表面上，第2带状线18b设置在第5介质层S5的主表面上，第3带状线18c设置在第6介质层S6的主表面上。第1、第2、第3带状线18a、18b、18c分别有远离接地电极12c的一端，它们经通路孔24相互电连接。
通常，有多个谐振电极的谐振器的空载值Q大于具有单个谐振电极的谐振器的空载值。
由于叠层介质谐振器10D实际上有多个谐振电极，所以它的空载值Q增大。
以下参考图8描述根据本发明第1实施例的叠层介质谐振器10A的原理基础上的双结构叠层介质滤波器100。
如图8所示，叠层介质滤波器100有提供第1谐振器的第1谐振电极16A和提供第2谐振器的第2谐振电极16B。用带下标A的参考数字指示与第1谐振电极16A相关的各个电极，用带下标B的参考数字指示与第2谐振电极16B相关的各个电极。不再重复描述这些电极。
叠层介质滤波器100有以下特征短路端元件1 8A有连接到输入端(未示出)的引线电极40，另一短路端元件18B有连接到输出端(未示出)的引线电极42。
用于调节谐振电极16A、16B之间的耦合的耦合调节电极44设置在靠近短路端元件18A、18B的第4介质层S4的主表面上。
由于双结构叠层介质滤波器100是以按第1实施例的叠层介质谐振器10A的原理为基础，所以，即使为了满足尺寸更小的叠层介质谐振器和尺寸更小的叠层介质滤波器的要求而减小介质衬底14的尺寸，也能增大谐振器的容量，和降低谐振频率。因此，能减小叠层介质滤波器100的尺寸。
以下参见图9描述改型的叠层介质滤波器100a。
如图9所示，改型的叠层介质滤波器100a与叠层介质滤波器100大致相同。但是，改型的叠层介质滤波器100a与叠层介质滤波器100的差别是，用于调节谐振电极16A、16B之间的耦合的第1耦合调节电极44设置在靠近第1开口端元件20A、20B设置的第3介质层S3的主表面上，用于调节谐振电极16A、16B之间的耦合的第2耦合调节电极46设置在靠近第2开口端元件22A、22B设置的第7介质层S7的主表面上。
由于耦合调节电极44、46设在靠近第1和第2开口端元件20A20B和22A、22B处，所以能增大改型叠层介质滤波器100a的耦合电容。
尽管已展示和详细描述了本发明的某些优选实施例，但应了解，在不脱离所附权利要求书界定的本发明范围的情况下，还可做出各种变化和改型。
权利要求
1.一种叠层介质谐振器，包括介质衬底(14)，包括多层介质层的叠层；接地电极(12)，其设置在所述介质衬底(14)的表面上；和至少一个谐振电极(16)，其设置在所述介质衬底(14)中；所述谐振电极(16)，具有连接到设置在所述介质衬底(14)的侧表面上的接地电极(12c)的短路端元件(18)，设置在所述介质衬底(14)中面对所述介质衬底(14)的上表面的第1开口端元件(20)，设置在所述介质衬底(14)中面对所述介质衬底(14)的下表面的第2开口端元件(22)。
2.根据权利要求1的叠层介质谐振器，其中，所述短路端元件(18)、所述第1开口端元件(20)和第2开口端元件(22)经通路孔(24)相互电连接。
3.根据权利要求1的叠层介质谐振器，其中，所述第1开口端元件(20)和第2开口端元件(22)分别有设置在所述介质衬底(14)中并面对其所述侧表面的开口端。
4.根据权利要求1的叠层介质谐振器，其中，所述第1开口端元件(20)和第2开口端元件(22)的宽度(W1，W2)中的至少一个宽度大于所述短路端元件(18)的宽度(W3)。
5.根据权利要求1的叠层介质谐振器，还包括；层间接地电极(30、32)，它们设置在所述介质衬底(14)中，面对所述第1和第2开口端元件(20)和(22)中的至少一个。
6.根据权利要求1的叠层介质谐振器，其中，所述短路端元件(18)包括多个带状线(18a至18c)，它们按所述介质层的叠置方向以一定间隔隔开设置。
7.一种叠层介质滤波器，包括介质衬底(14)，包括多层介质层的叠层；接地电极(12)，其设置在所述介质衬底(14)的表面上；和至少两个谐振器，其位于所述介质衬底(14)中；每个所述谐振器有至少一个谐振电极(16A、16B)；所述谐振电极(16A、16B)有连接到设于所述介质衬底(14)的侧表面上的接地电极(12c)的短路端元件(18A、18B)，设置在所述介质衬底(14)中面对所述介质衬底(14)的上表面的第1开口端元件(20A、20B)，和设置在所述介质衬底(14)中面对所述介质衬底(14)的下表面的第2开口端元件(22A、22B)。
8.根据权利要求7的叠层介质滤波器，还包括用于调节所述两个谐振器之间耦合的至少一个耦合调节电极(44)；所述耦合调节电极(44)设在靠近所述第1开口端元件(20A、20B)和第二开口端元件(22A、22B)中的至少一个元件处。
全文摘要
谐振电极(16)有短路端元件(18)，它设置在介质衬底(14)中大致垂直中心平面上，例如，第5介质层(S5)的主表面上，具有连接到设置在介质衬底(14)侧面上的接地电极(12c)的短路端；第1开口端元件(20)，设置在介质衬底(14)中面对设置在介质衬底(14)的上表面上的接地电极(12a)的平面上，例如第2介质(S2)的主表面上；第2开口端元件(22)，设置在介质衬底(14)中面对设置在介质衬底(14)的下表面附近的接地电极(12b)的平面上，例如第8介质层(S8)的主表面上。
文档编号H01P1/20GK1411097SQ02149508
公开日2003年4月16日 申请日期2002年10月3日 优先权日2001年10月4日
发明者水谷靖彦, 阪太伸, 平井隆己, 水野和幸, 野口刚司 申请人:日本碍子株式会社, 双信电机株式会社