成像电路和成像系统的制作方法
专利名称:成像电路和成像系统的制作方法
【专利摘要】本实用新型涉及成像电路和成像系统。本实用新型的目的之一是提供改进的成像系统。根据本实用新型的一个方面，提供一种成像电路，所述成像电路包括：基板；遮光层，位于所述基板上；以及导电层，位于所述遮光层上方，其中所述导电层的一部分用作接合焊盘区域。通过本公开，能够获得改进的成像系统。
【专利说明】
成像电路和成像系统
技术领域
[0001]本实用新型整体涉及成像系统，更具体地讲，涉及具有接合焊盘结构的成像系统。
【背景技术】
[0002]诸如移动电话、相机和计算机等现代电子设备通常采用数字图像传感器。成像系统(即，图像传感器)通常包括图像感测像素的二维阵列。每个像素通常包括一个光敏元件，例如接收入射光子(光)并将该光子转变成电信号的光电二极管。成像系统包括具有图像传感器集成电路和光电二极管阵列的图像传感器芯片。
[0003]图像传感器芯片内的电路通常连接至与外部组件交接的接合焊盘。在接合焊盘上方形成第一钝化层，用以钝化接合焊盘。然后，对此钝化层开口以允许引线接合。形成钝化层后，在图像传感器芯片上形成滤色器元件阵列。接着，在滤色器元件阵列上方形成微透镜阵列。滤色器和微透镜通过旋压工艺(spin-on process)形成在晶片表面上。由于接合焊盘和钝化层的形貌特征，旋压工艺会在晶片上形成条痕和其他人工痕迹。这将导致产率较低。因此，这种形成图像传感器芯片的工艺效率低下、成本高昂，并且生产出的图像传感器通常会有平面性问题。
[0004]所以，提供改进的图像传感器芯片是期望的。
【实用新型内容】
[0005]本实用新型的目的之一是提供改进的成像系统。
[0006]根据本实用新型的一个方面，提供一种成像电路，所述成像电路包括:基板;遮光层，位于所述基板上；以及导电层，位于所述遮光层上方，其中所述导电层的一部分用作接合焊盘区域。
[0007]在一种实施方式中，所述成像电路还包括:形成于与所述导电层同一层中的滤色器元件。
[0008]在一种实施方式中，所述成像电路还包括:位于所述基板中的沟槽，其中所述导电层延伸至所述沟槽中。
[0009]在一种实施方式中，所述遮光层保持在所述沟槽上方。
[0010]在一种实施方式中，所述成像电路还包括:位于所述基板中的第一光电二极管，所述第一光电二极管通过所述遮光层的光栅部分接收光；以及位于所述基板中的第二光电二极管，所述第二光电二极管被所述遮光层的遮光部分覆盖。
[0011]在一种实施方式中，所述滤色器元件具有上表面，并且其中所述导电层具有位于所述滤色器元件的所述上表面上方的上表面。
[0012]根据本实用新型的另一方面，提供一种成像系统，所述成像系统包括:中央处理单元;存储器;镜头;输入-输出电路;和成像装置，其中所述成像装置包括:基板;导电层，所述导电层形成于所述基板上方，其中所述导电层的一部分用作接合焊盘区域；以及滤色器外壳结构，所述滤色器外壳结构形成于与所述导电层同一层中。
[0013]在一种实施方式中，所述成像装置还包括:遮光层，所述遮光层介于所述导电层的至少一部分与所述基板之间。
[0014]在一种实施方式中，所述成像装置还包括:平坦层，所述平坦层形成于所述滤色器外壳结构和所述导电层上。
[0015]在一种实施方式中，所述导电层形成于所述基板的后侧上方，并且其中所述成像装置还包括:金属布线结构，所述金属布线结构形成于所述基板的前侧上方，其中所述导电层的第一部分短接至所述遮光层，其中所述导电层的第二部分短接至所述金属布线结构，并且其中所述导电层的所述第一部分和所述第二部分是电隔离的。
[0016]本实用新型的一个有益的技术效果是能够获得改进的成像系统。
【附图说明】
[0017]图1是根据一个实施例的包括相机模块的示例性成像系统，该相机模块具有图像传感器。
[0018]图2A是根据一个实施例的示例性成像系统的横截面图，该成像系统具有通过基板接地的遮光层。
[0019]图2B是根据一个实施例的示例性成像系统的横截面图，该成像系统具有通过与接合焊盘区域的连接接地的遮光层。
[0020]图3是根据另一个实施例的示例性成像系统的横截面图，该成像系统具有凹入的盒内滤色器阵列(color filter array-1n-a_box，CIAB)壁结构。
[0021]图4是根据一个实施例的、用于形成图2A、图2B和图3所示类型的图像传感器的示例性步骤的流程图。
[0022]图5是根据一个实施例的狭槽的一部分的横截面图，在该狭槽中可形成滤色器壁结构。
[0023]图6是根据一个实施例的系统的框图，该系统采用了图1至图5的实施例中的至少
——止匕
~、O
【具体实施方式】
[0024]诸如数码相机、计算机、移动电话等电子设备以及其他电子设备均包括可收集射入的图像光以捕捉图像的图像传感器。所述图像传感器可包括成像像素阵列。图像传感器中的像素可包括光敏元件，例如将射入的图像光转变成图像信号的光电二极管。图像传感器可具有任意数量的像素(如，成百上千或更多)。典型的图像传感器可以例如具有数十万或数百万的像素(如，几百万像素)。图像传感器可包括控制电路，例如用于操作成像像素的电路、用于读取与光敏元件生成的电荷相对应的图像信号的读出电路。
[0025]图1是一个示例性电子设备的示意图，该电子设备使用图像传感器捕捉图像。图1的电子设备10可以是便携式电子设备，例如相机、移动电话、摄像机、或其他捕捉数字图像数据的成像设备。相机模块12可以用于将射入的光转变成数字图像数据。相机模块12可包括一个或多个镜头14，以及一个或多个相应的图像传感器16。在图像捕捉操作期间，来自场景的光可以利用镜头14聚集到图像传感器16上。图像传感器16可以向处理电路18提供相应的数字图像数据。图像传感器16可以例如是背面照明(BSI)图像传感器。如果需要，相机模块12可以设置有镜头14阵列和相应的图像传感器16阵列。图像传感器16可包括图像传感器像素阵列，例如图像传感器像素15的阵列以及相应的滤色器元件阵列。
[0026]处理电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、存储装置例如随机存取存储器和非易失性存储器，等等)，并且可以使用独立于相机模块12和/或形成相机模块12的一部分的组件(如，形成包括图像传感器16在内的集成电路的一部分的电路，或模块12内与图像传感器16相联的集成电路)来实现。已被相机模块12捕捉的图像数据可以使用处理电路18进行处理和存储。如果需要，可将处理后的图像数据通过连接至处理电路18的有线和/或无线通信路径提供给外部设备(如，计算机或其他设备)。
[0027]图2A是图像传感器芯片202的横截面图。图像传感器芯片202可包括基板103，该基板具有前表面和后表面。金属互连布线层105可以形成于基板103的前表面上。层105可包括形成于基板103的前侧上方的交替的金属互连布线结构304和通路层(via layer)(未示出)。如图2A所示，前侧金属互连布线结构304中的至少一些可连接至穿透氧化物通路(through-oxide via,T0V)结构302。
[0028]如光电二极管334的光敏元件可以形成在基板103的前表面处。形成于图像传感器202的“有效”部分中的第一光电二极管334可接收射入的光，并将该射入的光转变成相应的像素信号，而形成于图像传感器202的周边部分中的第二光电二极管334’不会接收任何射入的光，如同可作为参考光电二极管用于例如噪声消除目的。第一光电二极管334和第二光电二极管334’形成于基板103的前侧上。浅沟槽隔离(Shallow trench isolat1n，STI)结构如STI结构306也可形成于基板103前表面上的每对相邻光电二极管之间。STI结构306可用于确保相邻的光电二极管彼此之间是电隔离的。
[0029]第一介电层310(如，由Hf0x、Ta0x形成的高k层，以及第一氧化物层)可以形成于基板103的后侧上方。第一钝化层(如，第一氮化物层)312可以形成于第一氧化物层310上方。任选地，对层310和312的一部分进行蚀刻，形成遮光层(如，钨遮光层)308的接触区域。可通过基板经由蚀刻的接触区域将遮光层308短接到地。
[0030]遮光层308可以形成于第一钝化层312上。遮光层308和接触区域可同时形成。然后可将沟槽蚀刻贯穿基板103。第二介电层(如，侧壁氧化物)316可形成于遮光层308上，该第二介电层的一部分延伸至沟槽中。然而，遮光层308不会延伸至沟槽中，而是保持在沟槽上方。位于遮光层308上方的一部分第二介电层316可进行蚀刻处理以实现平面化。
[0031]接着，可在基板103的后侧上的第二介电层316上方形成导电层(如，铝层)301，该导电层的一部分延伸至沟槽中。遮光层308保持介于导电层301与基板103之间。第二钝化层(如，氮化物层)318可以形成于导电层301上方。
[0032]穿透氧化物通路302可用于将金属互连布线电路304连接至导电层301。穿透氧化物通路(或“T0V”)可被形成为穿过浅沟槽隔离(STI)结构306，以便将电路304连接至导电层301。然后，可对导电层301的一部分进行蚀刻，以使第一导电部分300B与第二导电部分接合焊盘区域300A电隔离。将导电部分300B连接至接地接合焊盘(未在图中示出)，而遮光层308可通过基板接地。另外，可将连接至金属布线结构304的导电部分300A通过相应的接线连接至其他电源信号。然而，该实施例可以不限于此构型。例如，遮光层308和接合焊盘区域300A可都短接到地。
[0033]仍参见图2A，可对部分导电层301进行选择性蚀刻，形成其中可形成滤色器壁结构328的狭槽阵列。然后，第三介电层(如，氧化物层)320可以形成于导电层301上方，并且还可以形成于沟槽中。随后可在狭槽阵列中填充介电材料(如，氧化物)，形成滤色器壁结构328。另外，可在导电区域300B与具有接合焊盘区域300A的导电层之间的蚀刻部分中填充介电材料，以使这两个部分保持电隔离。第三介电层320经历化学机械抛光(CMP)，以降低高度并改善平面性。
[0034]通过高长宽比(aspect rat1)蚀刻选择性地移除位于滤色器壁结构328之间的部分导电层301，形成狭槽阵列329。这将允许在滤色器壁结构328内形成滤色器元件。滤色器元件可形成于与导电层301同一层中。在相关联的外壳结构内形成的滤色器元件阵列有时可统称为盒内滤色器阵列或盒内CFA(缩写为CIAB)。位于每个相应滤色器元件下方的第一光电二极管334通过遮光层308的光栅部分接收光。遮光层可以用作有效像素区域上方的像素内光栅，以减少高角度杂散光。然后，平面化层(如，平坦层)332可形成于滤色器外壳结构328上以及第一导电层部分300B上。形成平坦层332后，微透镜如微透镜314可接着形成于相应的第一光电二极管334上方。然后，抗反射涂层(ARC)如ARC层324可形成于微透镜和平坦层332上方。ARC层324可用于确保从后侧进入基板103的光不会被反射回它所来自的方向。然后可对ARC层324的一部分进行蚀刻，以暴露导电层301的第二部分用作接合焊盘区域300Ao
[0035]图2B示出了另一个合适的实施例。在该实施例中，导电层301是一个未被电隔离的连续层。遮光层308形成于第一钝化层312上。第二介电层(如，侧壁氧化物)316可形成于遮光层308上。然后可在介电层316的一部分中选择性地蚀刻接触区域326。接着导电层301可形成于遮光层308上，该导电层的一部分延伸至沟槽中。该延伸至沟槽中的部分被连接至穿透氧化物通路302。通路302将导电层301连接至金属互连结构304。遮光层308通过区域326连接至导电层301。然后，遮光层308可通过导电层301中的接合焊盘区域300A短接(如，至地)。在图2B的示例中，300A可作为接地接合焊盘被连接至金属布线结构304。任选地，遮光层308和导电层301均可连接至其他电源信号。
[0036]另一个未示出的实施例可任选地包括遮光层308，该遮光层与连续的导电层301—起连接至基板。遮光层308可通过基板接地。导电层可通过遮光层308接地。
[0037]图3示出了另一个合适的实施例。此横截面图可包括图2A中如上所述的特征结构的一些或全部。类似于图2A，图3可具有导电层(如，铝层)401，该导电层的一部分延伸至沟槽中。导电层401可具有第一部分400B，该第一部分利用介电材料(如，氧化物)与具有接合焊盘区域400A的第二部分电隔离。遮光层(如，钨层)408可介于基板103的后侧与导电层401之间，并保持在沟槽上方。遮光层408可具有延伸至基板103后侧的部分，并且可通过基板短接到地。
[0038]诸如光电二极管434的光敏元件可以形成在基板103的前表面上。形成于图像传感器202的“有效”部分中的第一光电二极管434可接收射入的光，并将该射入的光转变成相应的像素信号，而形成于图像传感器202的周边部分中的第二光电二极管434’不会接收任何射入的光，如同可作为参考光电二极管用于噪声消除目的(作为举例)。第一光电二极管434和第二光电二极管434’形成于基板103的前侧上。
[0039]仍参见图3，可对部分导电层401进行选择性蚀刻，形成狭槽阵列，稍后可在该狭槽阵列中形成滤色器外壳/壁结构。然后，介电层(如，氧化物层)420可以形成于导电层401上方。随后可在狭槽阵列中填充介电材料(如，氧化物)，形成滤色器壁结构428。另外，可在导电区域400B与具有接合焊盘区域400A的导电层之间的蚀刻部分中填充介电材料，以使这两个部分保持电隔离。第三介电层420经历化学机械抛光(CMP)，以降低高度并改善平面性。
[0040]然后，可通过高长宽比蚀刻选择性地移除介于滤色器壁结构428之间的部分导电层401，形成狭槽阵列429。这将允许在滤色器壁结构428内形成滤色器元件。然后，可在不移除导电层401的情况下对滤色器壁结构428进行选择性地凹槽蚀刻。如图所示，与全高度滤色器壁结构相比，滤色器壁结构428具有降低的高度，如线条428’所示。与各自的滤色器壁结构428相对应的滤色器元件具有上表面。导电层401也具有上表面。
[0041]在该实施例中，导电层的上表面可以在滤色器元件的上表面上方延伸。位于每个相应滤色器元件下方的第一光电二极管434通过遮光层408的光栅部分接收光。遮光层可以用作有效像素区域上方的像素内光栅，以减少高角度杂散光。然后，平面化层(如，平坦层)432可形成于滤色器外壳结构428上以及第一导电层部分400B上。形成平坦层432后，微透镜如微透镜414可接着形成于相应的第一光电二极管434上方。然后，抗反射涂层(ARC)如ARC层424可形成于微透镜和平坦层432上方ARC层424可用于确保从后侧进入基板103的光不会被反射回它所来自的方向。
[0042]图4是用于制造至少图2A、图2B和图3所示类型的成像系统的示例性步骤的流程图。在步骤500中，可以在基板103的后表面上形成第一介电层(如，由HfOx和TaOx构成的高k层以及第一氧化物层)310。在该步骤之前，可能已经形成光电二极管(334、334’或434、434’)、浅沟槽隔离结构304、其他像素电路和相关联的布线电路。在步骤502中，可以在第一介电层上形成第一钝化层(如，氮化物层)312。
[0043]在步骤504中，可以在遮光层(如，钨层301或401)上蚀刻孔洞，形成与基板的接触。在步骤508中，形成穿过基板、下至前侧金属层105的沟槽。在步骤510中，可在遮光层上形成第二氧化物层316，并且该第二氧化物层可作为侧壁钝化层延伸至沟槽中。在步骤511中，可对层316进行毯式蚀刻(blanket etched)，以减小从表面计的厚度。此蚀刻过程也可在沟槽底部对侧壁氧化物层316进行蚀刻，同时使侧壁上的侧壁氧化物层316保持完整。
[0044]在步骤512中，可将沟槽底部的第二氧化物层316蚀刻贯穿STI结构306，以暴露沟槽中的前侧金属层105。这将允许导电层301连接至金属布线结构304。任选地，第二氧化物层316的一部分可暴露在遮光层的顶部上。
[0045]在步骤514中，可在遮光层上方和沟槽内形成导电层(如，铝层301或401)。在步骤516中，可形成第二钝化层(如，氮化物层)。在步骤518中，可对导电层的一部分进行蚀刻，形成接合焊盘区域(300A或500A)。
[0046]在步骤520中，可进行高长宽比蚀刻，以在有效像素区域中形成滤色器壁结构(也称为CIAB结构)的狭槽阵列。在步骤522中，形成第三介电层(如，氧化物层320)，同时填充滤色器壁结构(328或428)、沟槽和导电层中的任何间隙。在步骤524中，进行化学机械平面化(CMP)，以移除任何多余的介电材料。
[0047]在步骤526中，选择性地移除位于滤色器外壳结构(328或428)之间的部分导电层，以形成用于滤色器元件的狭槽阵列(329或429)。在步骤528中，形成其余像素结构，例如滤色器阵列(CFA)结构、平面化层、微透镜结构等。在步骤530中，对一部分抗反射外涂层(ARC)(324或424)进行选择性地蚀刻，以暴露铝接合焊盘(300A或400A)。
[0048]图5是狭槽602的一部分的横截面图，其可以是可在其中形成CIAB壁结构的狭槽阵列的一部分。例如，像这样的一部分可类似于图2A和图2B中的滤色器壁结构328或图3中的壁结构428。导电部分600可表示在蚀刻以形成用于滤色器元件的开口(如，参见图4中的步骤526)之前的周围导电材料。
[0049]—个或多个梯度膜(如，SiN、S1N或任何其他具有所需折射率的合适材料)如梯度膜604、606和608可以通过化学气相沉积法(CVD)、原子层沉积法(ALD)或其他类型的膜沉积法按顺序沉积到狭槽602内。如果需要，导电材料610可以用于在形成梯度膜后填充狭槽602内任何剩余的空腔，以帮助进一步降低像素阵列中像素之间的光学串扰。导电填充材料610可包括铝、钨或任何其他合适的不透明填充材料。
[0050]梯度膜604、606和608可具有不同的折射率。层604、606和608可以表现出单调递增的折射率或单调递减的折射率，或者可以表现出其他模式以实现所需的光学特性。例如，梯度膜604可具有1.2的折射率，膜606可具有1.4的折射率，而膜608可具有1.6的折射率。但这些值均不限于此处的示例。如果需要，折射率可具有任何合适的值。一般来讲，可在滤色器壁狭槽内沉积任意数量的膜层，以帮助将光以所需方式重新导向、帮助反射光或用作呈现所需光谱性质(例如，能够过滤或吸收特定频率的光)的干涉滤光片。
[0051]图6以简化形式示出典型的处理器系统1000，例如数字相机，该处理器系统包括成像装置1004。成像装置1004可包括具有图1所示像素类型的像素阵列1002(如，像素阵列1002可以是形成于图像传感器SOC上的图像像素阵列)。处理器系统1000是具有数字电路的示例性系统，该系统可包括成像装置1004。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统，以及其他采用成像装置的系统。
[0052 ]处理器系统1000可以是数字静态或视频摄像机系统，其可包括镜头，如镜头1018，该镜头用于在快门释放按钮1016被按下时，将图像聚焦到像素阵列上。处理器系统1000可包括中央处理单元，如中央处理单元(CPU)1014<XPU 1014可以是微处理器，它控制相机功能和一个或多个图像流功能，并通过总线(如总线1010)与一个或多个输入/输出(I/O)装置1006通信。成像装置1004还可以通过总线1010与CPU 1014通信。系统1000可包括随机存取存储器(RAM) 1012和可移动存储器1008。可移动存储器1008可包括通过总线1010与CPU1014通信的闪存存储器。成像装置1004可在单个集成电路或不同芯片上与CPU 1014相组合，也可具有或没有存储器。尽管总线1010被示为单总线，但该总线也可以是一个或多个总线或桥接器或其他用于互连系统组件的通信路径。
[0053]已描述的各个实施例示出了包括成像系统和主机子系统的电子设备(参见例如，图1的设备10)。成像系统可包括一个或多个图像传感器。每个图像传感器可包括形成于半导体基板上的图像像素阵列。每个图像像素可包括一个或多个光敏元件，所述光敏元件被配置成将射入的光转变成电荷。
[0054]图像传感器芯片可以是背面照明(BSI)图像传感器，可包括具有前表面和后表面的基板、多个成像像素、光敏元件、浅沟槽隔离(STI)结构和形成于基板前表面上的互连布线层，并且还可包括滤色器外壳结构、遮光层(如，钨)、位于遮光层上方的导电层(如，铝层)，以及形成于基板后表面上方的一层抗反射涂层(ARC)材料。图像传感器还可包括形成于ARC层上的第一介电层、形成于第一介电层上的第一钝化层、形成于第一钝化层上的第二介电层、形成于第二介电层上的第二钝化层、以及形成于第二钝化层上的第三介电层。第一介电层、第二介电层和第三介电层可由氧化物形成，而第一钝化层和第二钝化层可例如由氮化物或其他合适材料形成。
[0055]遮光层可以形成于第一钝化层上方，该遮光层的一部分可延伸至基板的后侧。形成于基板中的第一光电二极管可通过遮光层的光栅部分接收光。同样形成于基板中的第二光电二极管可被一部分遮光层覆盖。具有上表面的导电层可形成于遮光层上。任选地，遮光层可通过导电层的接合焊盘区域短接到地。具有上表面的滤色器元件可形成于与导电层同一层中。任选地，导电层的上表面可以位于滤色器元件的上表面上方。
[0056]基板还可具有形成于其前侧上的金属互连布线结构。在基板中可形成沟槽，随后导电层的一部分可延伸穿过该沟槽，而遮光层可保持在沟槽上方。在沟槽内可形成导电通路，并且该导电通路可从导电层的一部分开始延伸。该通路可以连接至金属互连布线结构。通路和导电层可由相同的导电材料同时形成。
[0057]根据本实用新型的一个方面，提供一种成像电路，包括:基板;遮光层，位于所述基板上；以及导电层，位于所述遮光层上方，其中所述导电层的一部分用作接合焊盘区域。
[0058]在一种实施方式中，所述的成像电路还包括:形成于与所述导电层同一层中的滤色器元件。
[0059]在一种实施方式中，所述遮光层通过所述基板短接到地。
[0060]在一种实施方式中，所述遮光层通过所述接合焊盘区域短接到地。
[0061]在一种实施方式中，所述成像电路还包括:位于所述基板中的沟槽，其中所述导电层延伸至所述沟槽中。
[0062]在一种实施方式中，所述遮光层保持在所述沟槽上方。
[0063]在一种实施方式中，所述成像电路还包括:位于所述基板中的第一光电二极管，所述第一光电二极管通过所述遮光层的光栅部分接收光；以及位于所述基板中的第二光电二极管，所述第二光电二极管被所述遮光层的遮光部分覆盖。
[0064]在一种实施方式中，所述导电层包括铝层，并且其中所述遮光层包括钨层。
[0065]在一种实施方式中，所述滤色器元件具有上表面，并且其中所述导电层具有位于所述滤色器元件的所述上表面上方的上表面。
[0066]在一种实施方式中，所述导电层基本上在所述基板的整个上表面延伸。
[0067]根据本实用新型的另一方面，提供一种在基板上制造图像传感器的方法，包括:在所述基板上方形成导电层;选择性地移除所述导电层的一些部分以形成狭槽；以及填充所述狭槽以形成滤色器壁结构。
[0068]在一种实施方式中，所述方法还包括:选择性地移除所述导电层的被所述滤色器壁结构围绕的部分。
[0069]在一种实施方式中，所述方法还包括:在所述滤色器壁结构内形成滤色器元件。
[0070]在一种实施方式中，填充所述狭槽以形成所述滤色器壁结构包括形成多个层，每个狭槽内的每个层具有不同的折射率。
[0071]在一种实施方式中，填充所述狭槽以形成所述滤色器壁结构还包括将不透明的填充材料沉积到所述多个层上。
[0072]在一种实施方式中，所述方法还包括:形成遮光层，所述遮光层介于所述导电层与所述基板之间。
[0073]在一种实施方式中，所述方法还包括:在不移除所述导电层的情况下使所述滤色器壁结构选择性地凹陷。
[0074]在一种实施方式中，形成所述导电层包括在所述基板的后侧上方形成所述导电层，还包括:在所述基板的前侧上方形成金属互连结构；以及形成将所述导电层连接至所述金属互连结构的穿透氧化物通路。
[0075]根据本实用新型的另一方面，提供一种系统，包括:中央处理单元;存储器;镜头；输入-输出电路;和成像装置，其中所述成像装置包括:基板;导电层，所述导电层形成于所述基板上方，其中所述导电层的一部分用作接合焊盘区域；以及滤色器外壳结构，所述滤色器外壳结构形成于与所述导电层同一层中。
[0076]在一种实施方式中，所述成像装置还包括:遮光层，所述遮光层介于所述导电层的至少一部分与所述基板之间。
[0077]在一种实施方式中，所述遮光层短接至所述导电层。
[0078]在一种实施方式中，所述成像装置还包括:平坦层，所述平坦层形成于所述滤色器外壳结构和所述导电层上。
[0079]在一种实施方式中，所述导电层形成于所述基板的后侧上方，并且其中所述成像装置还包括:金属布线结构，所述金属布线结构形成于所述基板的前侧上方，其中所述导电层的第一部分短接至所述遮光层，其中所述导电层的第二部分短接至所述金属布线结构，并且其中所述导电层的所述第一部分和所述第二部分是电隔离的。
[0080]以上所述仅是说明本实用新型的原理，并且在不脱离本实用新型范围和实质的情况下，本领域的技术人员可以作出各种修改。上述实施例可以单独实施，也可以任意组合实施。
[0081]尽管出于清楚说明的目的，本实用新型描述了一些细节，但将显而易见的是，可在所附权利要求书的范围内实施某些改变和修改。虽然所附权利要求书中的一些仅仅是从属于单个权利要求或仅仅引用先前权利要求中的一些，但它们各自的特征均可与任何其他权利要求的特征进行组合。
【主权项】
1.一种成像电路，其特征在于，所述成像电路包括: 基板； 遮光层，位于所述基板上；以及 导电层，位于所述遮光层上方，其中所述导电层的一部分用作接合焊盘区域。2.根据权利要求1所述的成像电路，其特征在于，所述成像电路还包括: 形成于与所述导电层同一层中的滤色器元件。3.根据权利要求1所述的成像电路，其特征在于，所述成像电路还包括: 位于所述基板中的沟槽，其中所述导电层延伸至所述沟槽中。4.根据权利要求3所述的成像电路，其特征在于，所述遮光层保持在所述沟槽上方。5.根据权利要求1所述的成像电路，其特征在于，所述成像电路还包括: 位于所述基板中的第一光电二极管，所述第一光电二极管通过所述遮光层的光栅部分接收光；以及 位于所述基板中的第二光电二极管，所述第二光电二极管被所述遮光层的遮光部分覆至ΠΠ ο6.根据权利要求2所述的成像电路，其特征在于，所述滤色器元件具有上表面，并且其中所述导电层具有位于所述滤色器元件的所述上表面上方的上表面。7.一种成像系统，其特征在于，所述成像系统包括: 中央处理单元； 存储器； 镜头; 输入-输出电路;和 成像装置，其中所述成像装置包括: 基板； 导电层，所述导电层形成于所述基板上方，其中所述导电层的一部分用作接合焊盘区域；以及 滤色器外壳结构，所述滤色器外壳结构形成于与所述导电层同一层中。8.根据权利要求7所述的成像系统，其特征在于，所述成像装置还包括: 遮光层，所述遮光层介于所述导电层的至少一部分与所述基板之间。9.根据权利要求7所述的成像系统，其特征在于，所述成像装置还包括: 平坦层，所述平坦层形成于所述滤色器外壳结构和所述导电层上。10.根据权利要求8所述的成像系统，其特征在于，所述导电层形成于所述基板的后侧上方，并且其中所述成像装置还包括: 金属布线结构，所述金属布线结构形成于所述基板的前侧上方，其中所述导电层的第一部分短接至所述遮光层，其中所述导电层的第二部分短接至所述金属布线结构，并且其中所述导电层的所述第一部分和所述第二部分是电隔离的。
【文档编号】H01L27/146GK205723538SQ201620283719
【公开日】2016年11月23日
【申请日】2016年4月7日
【发明人】S·伯萨克, U·博提格
【申请人】半导体元件工业有限责任公司
【专利摘要】本实用新型涉及成像电路和成像系统。本实用新型的目的之一是提供改进的成像系统。根据本实用新型的一个方面，提供一种成像电路，所述成像电路包括：基板；遮光层，位于所述基板上；以及导电层，位于所述遮光层上方，其中所述导电层的一部分用作接合焊盘区域。通过本公开，能够获得改进的成像系统。
【专利说明】
成像电路和成像系统
技术领域
[0001]本实用新型整体涉及成像系统，更具体地讲，涉及具有接合焊盘结构的成像系统。
【背景技术】
[0002]诸如移动电话、相机和计算机等现代电子设备通常采用数字图像传感器。成像系统(即，图像传感器)通常包括图像感测像素的二维阵列。每个像素通常包括一个光敏元件，例如接收入射光子(光)并将该光子转变成电信号的光电二极管。成像系统包括具有图像传感器集成电路和光电二极管阵列的图像传感器芯片。
[0003]图像传感器芯片内的电路通常连接至与外部组件交接的接合焊盘。在接合焊盘上方形成第一钝化层，用以钝化接合焊盘。然后，对此钝化层开口以允许引线接合。形成钝化层后，在图像传感器芯片上形成滤色器元件阵列。接着，在滤色器元件阵列上方形成微透镜阵列。滤色器和微透镜通过旋压工艺(spin-on process)形成在晶片表面上。由于接合焊盘和钝化层的形貌特征，旋压工艺会在晶片上形成条痕和其他人工痕迹。这将导致产率较低。因此，这种形成图像传感器芯片的工艺效率低下、成本高昂，并且生产出的图像传感器通常会有平面性问题。
[0004]所以，提供改进的图像传感器芯片是期望的。
【实用新型内容】
[0005]本实用新型的目的之一是提供改进的成像系统。
[0006]根据本实用新型的一个方面，提供一种成像电路，所述成像电路包括:基板;遮光层，位于所述基板上；以及导电层，位于所述遮光层上方，其中所述导电层的一部分用作接合焊盘区域。
[0007]在一种实施方式中，所述成像电路还包括:形成于与所述导电层同一层中的滤色器元件。
[0008]在一种实施方式中，所述成像电路还包括:位于所述基板中的沟槽，其中所述导电层延伸至所述沟槽中。
[0009]在一种实施方式中，所述遮光层保持在所述沟槽上方。
[0010]在一种实施方式中，所述成像电路还包括:位于所述基板中的第一光电二极管，所述第一光电二极管通过所述遮光层的光栅部分接收光；以及位于所述基板中的第二光电二极管，所述第二光电二极管被所述遮光层的遮光部分覆盖。
[0011]在一种实施方式中，所述滤色器元件具有上表面，并且其中所述导电层具有位于所述滤色器元件的所述上表面上方的上表面。
[0012]根据本实用新型的另一方面，提供一种成像系统，所述成像系统包括:中央处理单元;存储器;镜头;输入-输出电路;和成像装置，其中所述成像装置包括:基板;导电层，所述导电层形成于所述基板上方，其中所述导电层的一部分用作接合焊盘区域；以及滤色器外壳结构，所述滤色器外壳结构形成于与所述导电层同一层中。
[0013]在一种实施方式中，所述成像装置还包括:遮光层，所述遮光层介于所述导电层的至少一部分与所述基板之间。
[0014]在一种实施方式中，所述成像装置还包括:平坦层，所述平坦层形成于所述滤色器外壳结构和所述导电层上。
[0015]在一种实施方式中，所述导电层形成于所述基板的后侧上方，并且其中所述成像装置还包括:金属布线结构，所述金属布线结构形成于所述基板的前侧上方，其中所述导电层的第一部分短接至所述遮光层，其中所述导电层的第二部分短接至所述金属布线结构，并且其中所述导电层的所述第一部分和所述第二部分是电隔离的。
[0016]本实用新型的一个有益的技术效果是能够获得改进的成像系统。
【附图说明】
[0017]图1是根据一个实施例的包括相机模块的示例性成像系统，该相机模块具有图像传感器。
[0018]图2A是根据一个实施例的示例性成像系统的横截面图，该成像系统具有通过基板接地的遮光层。
[0019]图2B是根据一个实施例的示例性成像系统的横截面图，该成像系统具有通过与接合焊盘区域的连接接地的遮光层。
[0020]图3是根据另一个实施例的示例性成像系统的横截面图，该成像系统具有凹入的盒内滤色器阵列(color filter array-1n-a_box，CIAB)壁结构。
[0021]图4是根据一个实施例的、用于形成图2A、图2B和图3所示类型的图像传感器的示例性步骤的流程图。
[0022]图5是根据一个实施例的狭槽的一部分的横截面图，在该狭槽中可形成滤色器壁结构。
[0023]图6是根据一个实施例的系统的框图，该系统采用了图1至图5的实施例中的至少
——止匕
~、O
【具体实施方式】
[0024]诸如数码相机、计算机、移动电话等电子设备以及其他电子设备均包括可收集射入的图像光以捕捉图像的图像传感器。所述图像传感器可包括成像像素阵列。图像传感器中的像素可包括光敏元件，例如将射入的图像光转变成图像信号的光电二极管。图像传感器可具有任意数量的像素(如，成百上千或更多)。典型的图像传感器可以例如具有数十万或数百万的像素(如，几百万像素)。图像传感器可包括控制电路，例如用于操作成像像素的电路、用于读取与光敏元件生成的电荷相对应的图像信号的读出电路。
[0025]图1是一个示例性电子设备的示意图，该电子设备使用图像传感器捕捉图像。图1的电子设备10可以是便携式电子设备，例如相机、移动电话、摄像机、或其他捕捉数字图像数据的成像设备。相机模块12可以用于将射入的光转变成数字图像数据。相机模块12可包括一个或多个镜头14，以及一个或多个相应的图像传感器16。在图像捕捉操作期间，来自场景的光可以利用镜头14聚集到图像传感器16上。图像传感器16可以向处理电路18提供相应的数字图像数据。图像传感器16可以例如是背面照明(BSI)图像传感器。如果需要，相机模块12可以设置有镜头14阵列和相应的图像传感器16阵列。图像传感器16可包括图像传感器像素阵列，例如图像传感器像素15的阵列以及相应的滤色器元件阵列。
[0026]处理电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、存储装置例如随机存取存储器和非易失性存储器，等等)，并且可以使用独立于相机模块12和/或形成相机模块12的一部分的组件(如，形成包括图像传感器16在内的集成电路的一部分的电路，或模块12内与图像传感器16相联的集成电路)来实现。已被相机模块12捕捉的图像数据可以使用处理电路18进行处理和存储。如果需要，可将处理后的图像数据通过连接至处理电路18的有线和/或无线通信路径提供给外部设备(如，计算机或其他设备)。
[0027]图2A是图像传感器芯片202的横截面图。图像传感器芯片202可包括基板103，该基板具有前表面和后表面。金属互连布线层105可以形成于基板103的前表面上。层105可包括形成于基板103的前侧上方的交替的金属互连布线结构304和通路层(via layer)(未示出)。如图2A所示，前侧金属互连布线结构304中的至少一些可连接至穿透氧化物通路(through-oxide via,T0V)结构302。
[0028]如光电二极管334的光敏元件可以形成在基板103的前表面处。形成于图像传感器202的“有效”部分中的第一光电二极管334可接收射入的光，并将该射入的光转变成相应的像素信号，而形成于图像传感器202的周边部分中的第二光电二极管334’不会接收任何射入的光，如同可作为参考光电二极管用于例如噪声消除目的。第一光电二极管334和第二光电二极管334’形成于基板103的前侧上。浅沟槽隔离(Shallow trench isolat1n，STI)结构如STI结构306也可形成于基板103前表面上的每对相邻光电二极管之间。STI结构306可用于确保相邻的光电二极管彼此之间是电隔离的。
[0029]第一介电层310(如，由Hf0x、Ta0x形成的高k层，以及第一氧化物层)可以形成于基板103的后侧上方。第一钝化层(如，第一氮化物层)312可以形成于第一氧化物层310上方。任选地，对层310和312的一部分进行蚀刻，形成遮光层(如，钨遮光层)308的接触区域。可通过基板经由蚀刻的接触区域将遮光层308短接到地。
[0030]遮光层308可以形成于第一钝化层312上。遮光层308和接触区域可同时形成。然后可将沟槽蚀刻贯穿基板103。第二介电层(如，侧壁氧化物)316可形成于遮光层308上，该第二介电层的一部分延伸至沟槽中。然而，遮光层308不会延伸至沟槽中，而是保持在沟槽上方。位于遮光层308上方的一部分第二介电层316可进行蚀刻处理以实现平面化。
[0031]接着，可在基板103的后侧上的第二介电层316上方形成导电层(如，铝层)301，该导电层的一部分延伸至沟槽中。遮光层308保持介于导电层301与基板103之间。第二钝化层(如，氮化物层)318可以形成于导电层301上方。
[0032]穿透氧化物通路302可用于将金属互连布线电路304连接至导电层301。穿透氧化物通路(或“T0V”)可被形成为穿过浅沟槽隔离(STI)结构306，以便将电路304连接至导电层301。然后，可对导电层301的一部分进行蚀刻，以使第一导电部分300B与第二导电部分接合焊盘区域300A电隔离。将导电部分300B连接至接地接合焊盘(未在图中示出)，而遮光层308可通过基板接地。另外，可将连接至金属布线结构304的导电部分300A通过相应的接线连接至其他电源信号。然而，该实施例可以不限于此构型。例如，遮光层308和接合焊盘区域300A可都短接到地。
[0033]仍参见图2A，可对部分导电层301进行选择性蚀刻，形成其中可形成滤色器壁结构328的狭槽阵列。然后，第三介电层(如，氧化物层)320可以形成于导电层301上方，并且还可以形成于沟槽中。随后可在狭槽阵列中填充介电材料(如，氧化物)，形成滤色器壁结构328。另外，可在导电区域300B与具有接合焊盘区域300A的导电层之间的蚀刻部分中填充介电材料，以使这两个部分保持电隔离。第三介电层320经历化学机械抛光(CMP)，以降低高度并改善平面性。
[0034]通过高长宽比(aspect rat1)蚀刻选择性地移除位于滤色器壁结构328之间的部分导电层301，形成狭槽阵列329。这将允许在滤色器壁结构328内形成滤色器元件。滤色器元件可形成于与导电层301同一层中。在相关联的外壳结构内形成的滤色器元件阵列有时可统称为盒内滤色器阵列或盒内CFA(缩写为CIAB)。位于每个相应滤色器元件下方的第一光电二极管334通过遮光层308的光栅部分接收光。遮光层可以用作有效像素区域上方的像素内光栅，以减少高角度杂散光。然后，平面化层(如，平坦层)332可形成于滤色器外壳结构328上以及第一导电层部分300B上。形成平坦层332后，微透镜如微透镜314可接着形成于相应的第一光电二极管334上方。然后，抗反射涂层(ARC)如ARC层324可形成于微透镜和平坦层332上方。ARC层324可用于确保从后侧进入基板103的光不会被反射回它所来自的方向。然后可对ARC层324的一部分进行蚀刻，以暴露导电层301的第二部分用作接合焊盘区域300Ao
[0035]图2B示出了另一个合适的实施例。在该实施例中，导电层301是一个未被电隔离的连续层。遮光层308形成于第一钝化层312上。第二介电层(如，侧壁氧化物)316可形成于遮光层308上。然后可在介电层316的一部分中选择性地蚀刻接触区域326。接着导电层301可形成于遮光层308上，该导电层的一部分延伸至沟槽中。该延伸至沟槽中的部分被连接至穿透氧化物通路302。通路302将导电层301连接至金属互连结构304。遮光层308通过区域326连接至导电层301。然后，遮光层308可通过导电层301中的接合焊盘区域300A短接(如，至地)。在图2B的示例中，300A可作为接地接合焊盘被连接至金属布线结构304。任选地，遮光层308和导电层301均可连接至其他电源信号。
[0036]另一个未示出的实施例可任选地包括遮光层308，该遮光层与连续的导电层301—起连接至基板。遮光层308可通过基板接地。导电层可通过遮光层308接地。
[0037]图3示出了另一个合适的实施例。此横截面图可包括图2A中如上所述的特征结构的一些或全部。类似于图2A，图3可具有导电层(如，铝层)401，该导电层的一部分延伸至沟槽中。导电层401可具有第一部分400B，该第一部分利用介电材料(如，氧化物)与具有接合焊盘区域400A的第二部分电隔离。遮光层(如，钨层)408可介于基板103的后侧与导电层401之间，并保持在沟槽上方。遮光层408可具有延伸至基板103后侧的部分，并且可通过基板短接到地。
[0038]诸如光电二极管434的光敏元件可以形成在基板103的前表面上。形成于图像传感器202的“有效”部分中的第一光电二极管434可接收射入的光，并将该射入的光转变成相应的像素信号，而形成于图像传感器202的周边部分中的第二光电二极管434’不会接收任何射入的光，如同可作为参考光电二极管用于噪声消除目的(作为举例)。第一光电二极管434和第二光电二极管434’形成于基板103的前侧上。
[0039]仍参见图3，可对部分导电层401进行选择性蚀刻，形成狭槽阵列，稍后可在该狭槽阵列中形成滤色器外壳/壁结构。然后，介电层(如，氧化物层)420可以形成于导电层401上方。随后可在狭槽阵列中填充介电材料(如，氧化物)，形成滤色器壁结构428。另外，可在导电区域400B与具有接合焊盘区域400A的导电层之间的蚀刻部分中填充介电材料，以使这两个部分保持电隔离。第三介电层420经历化学机械抛光(CMP)，以降低高度并改善平面性。
[0040]然后，可通过高长宽比蚀刻选择性地移除介于滤色器壁结构428之间的部分导电层401，形成狭槽阵列429。这将允许在滤色器壁结构428内形成滤色器元件。然后，可在不移除导电层401的情况下对滤色器壁结构428进行选择性地凹槽蚀刻。如图所示，与全高度滤色器壁结构相比，滤色器壁结构428具有降低的高度，如线条428’所示。与各自的滤色器壁结构428相对应的滤色器元件具有上表面。导电层401也具有上表面。
[0041]在该实施例中，导电层的上表面可以在滤色器元件的上表面上方延伸。位于每个相应滤色器元件下方的第一光电二极管434通过遮光层408的光栅部分接收光。遮光层可以用作有效像素区域上方的像素内光栅，以减少高角度杂散光。然后，平面化层(如，平坦层)432可形成于滤色器外壳结构428上以及第一导电层部分400B上。形成平坦层432后，微透镜如微透镜414可接着形成于相应的第一光电二极管434上方。然后，抗反射涂层(ARC)如ARC层424可形成于微透镜和平坦层432上方ARC层424可用于确保从后侧进入基板103的光不会被反射回它所来自的方向。
[0042]图4是用于制造至少图2A、图2B和图3所示类型的成像系统的示例性步骤的流程图。在步骤500中，可以在基板103的后表面上形成第一介电层(如，由HfOx和TaOx构成的高k层以及第一氧化物层)310。在该步骤之前，可能已经形成光电二极管(334、334’或434、434’)、浅沟槽隔离结构304、其他像素电路和相关联的布线电路。在步骤502中，可以在第一介电层上形成第一钝化层(如，氮化物层)312。
[0043]在步骤504中，可以在遮光层(如，钨层301或401)上蚀刻孔洞，形成与基板的接触。在步骤508中，形成穿过基板、下至前侧金属层105的沟槽。在步骤510中，可在遮光层上形成第二氧化物层316，并且该第二氧化物层可作为侧壁钝化层延伸至沟槽中。在步骤511中，可对层316进行毯式蚀刻(blanket etched)，以减小从表面计的厚度。此蚀刻过程也可在沟槽底部对侧壁氧化物层316进行蚀刻，同时使侧壁上的侧壁氧化物层316保持完整。
[0044]在步骤512中，可将沟槽底部的第二氧化物层316蚀刻贯穿STI结构306，以暴露沟槽中的前侧金属层105。这将允许导电层301连接至金属布线结构304。任选地，第二氧化物层316的一部分可暴露在遮光层的顶部上。
[0045]在步骤514中，可在遮光层上方和沟槽内形成导电层(如，铝层301或401)。在步骤516中，可形成第二钝化层(如，氮化物层)。在步骤518中，可对导电层的一部分进行蚀刻，形成接合焊盘区域(300A或500A)。
[0046]在步骤520中，可进行高长宽比蚀刻，以在有效像素区域中形成滤色器壁结构(也称为CIAB结构)的狭槽阵列。在步骤522中，形成第三介电层(如，氧化物层320)，同时填充滤色器壁结构(328或428)、沟槽和导电层中的任何间隙。在步骤524中，进行化学机械平面化(CMP)，以移除任何多余的介电材料。
[0047]在步骤526中，选择性地移除位于滤色器外壳结构(328或428)之间的部分导电层，以形成用于滤色器元件的狭槽阵列(329或429)。在步骤528中，形成其余像素结构，例如滤色器阵列(CFA)结构、平面化层、微透镜结构等。在步骤530中，对一部分抗反射外涂层(ARC)(324或424)进行选择性地蚀刻，以暴露铝接合焊盘(300A或400A)。
[0048]图5是狭槽602的一部分的横截面图，其可以是可在其中形成CIAB壁结构的狭槽阵列的一部分。例如，像这样的一部分可类似于图2A和图2B中的滤色器壁结构328或图3中的壁结构428。导电部分600可表示在蚀刻以形成用于滤色器元件的开口(如，参见图4中的步骤526)之前的周围导电材料。
[0049]—个或多个梯度膜(如，SiN、S1N或任何其他具有所需折射率的合适材料)如梯度膜604、606和608可以通过化学气相沉积法(CVD)、原子层沉积法(ALD)或其他类型的膜沉积法按顺序沉积到狭槽602内。如果需要，导电材料610可以用于在形成梯度膜后填充狭槽602内任何剩余的空腔，以帮助进一步降低像素阵列中像素之间的光学串扰。导电填充材料610可包括铝、钨或任何其他合适的不透明填充材料。
[0050]梯度膜604、606和608可具有不同的折射率。层604、606和608可以表现出单调递增的折射率或单调递减的折射率，或者可以表现出其他模式以实现所需的光学特性。例如，梯度膜604可具有1.2的折射率，膜606可具有1.4的折射率，而膜608可具有1.6的折射率。但这些值均不限于此处的示例。如果需要，折射率可具有任何合适的值。一般来讲，可在滤色器壁狭槽内沉积任意数量的膜层，以帮助将光以所需方式重新导向、帮助反射光或用作呈现所需光谱性质(例如，能够过滤或吸收特定频率的光)的干涉滤光片。
[0051]图6以简化形式示出典型的处理器系统1000，例如数字相机，该处理器系统包括成像装置1004。成像装置1004可包括具有图1所示像素类型的像素阵列1002(如，像素阵列1002可以是形成于图像传感器SOC上的图像像素阵列)。处理器系统1000是具有数字电路的示例性系统，该系统可包括成像装置1004。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统，以及其他采用成像装置的系统。
[0052 ]处理器系统1000可以是数字静态或视频摄像机系统，其可包括镜头，如镜头1018，该镜头用于在快门释放按钮1016被按下时，将图像聚焦到像素阵列上。处理器系统1000可包括中央处理单元，如中央处理单元(CPU)1014<XPU 1014可以是微处理器，它控制相机功能和一个或多个图像流功能，并通过总线(如总线1010)与一个或多个输入/输出(I/O)装置1006通信。成像装置1004还可以通过总线1010与CPU 1014通信。系统1000可包括随机存取存储器(RAM) 1012和可移动存储器1008。可移动存储器1008可包括通过总线1010与CPU1014通信的闪存存储器。成像装置1004可在单个集成电路或不同芯片上与CPU 1014相组合，也可具有或没有存储器。尽管总线1010被示为单总线，但该总线也可以是一个或多个总线或桥接器或其他用于互连系统组件的通信路径。
[0053]已描述的各个实施例示出了包括成像系统和主机子系统的电子设备(参见例如，图1的设备10)。成像系统可包括一个或多个图像传感器。每个图像传感器可包括形成于半导体基板上的图像像素阵列。每个图像像素可包括一个或多个光敏元件，所述光敏元件被配置成将射入的光转变成电荷。
[0054]图像传感器芯片可以是背面照明(BSI)图像传感器，可包括具有前表面和后表面的基板、多个成像像素、光敏元件、浅沟槽隔离(STI)结构和形成于基板前表面上的互连布线层，并且还可包括滤色器外壳结构、遮光层(如，钨)、位于遮光层上方的导电层(如，铝层)，以及形成于基板后表面上方的一层抗反射涂层(ARC)材料。图像传感器还可包括形成于ARC层上的第一介电层、形成于第一介电层上的第一钝化层、形成于第一钝化层上的第二介电层、形成于第二介电层上的第二钝化层、以及形成于第二钝化层上的第三介电层。第一介电层、第二介电层和第三介电层可由氧化物形成，而第一钝化层和第二钝化层可例如由氮化物或其他合适材料形成。
[0055]遮光层可以形成于第一钝化层上方，该遮光层的一部分可延伸至基板的后侧。形成于基板中的第一光电二极管可通过遮光层的光栅部分接收光。同样形成于基板中的第二光电二极管可被一部分遮光层覆盖。具有上表面的导电层可形成于遮光层上。任选地，遮光层可通过导电层的接合焊盘区域短接到地。具有上表面的滤色器元件可形成于与导电层同一层中。任选地，导电层的上表面可以位于滤色器元件的上表面上方。
[0056]基板还可具有形成于其前侧上的金属互连布线结构。在基板中可形成沟槽，随后导电层的一部分可延伸穿过该沟槽，而遮光层可保持在沟槽上方。在沟槽内可形成导电通路，并且该导电通路可从导电层的一部分开始延伸。该通路可以连接至金属互连布线结构。通路和导电层可由相同的导电材料同时形成。
[0057]根据本实用新型的一个方面，提供一种成像电路，包括:基板;遮光层，位于所述基板上；以及导电层，位于所述遮光层上方，其中所述导电层的一部分用作接合焊盘区域。
[0058]在一种实施方式中，所述的成像电路还包括:形成于与所述导电层同一层中的滤色器元件。
[0059]在一种实施方式中，所述遮光层通过所述基板短接到地。
[0060]在一种实施方式中，所述遮光层通过所述接合焊盘区域短接到地。
[0061]在一种实施方式中，所述成像电路还包括:位于所述基板中的沟槽，其中所述导电层延伸至所述沟槽中。
[0062]在一种实施方式中，所述遮光层保持在所述沟槽上方。
[0063]在一种实施方式中，所述成像电路还包括:位于所述基板中的第一光电二极管，所述第一光电二极管通过所述遮光层的光栅部分接收光；以及位于所述基板中的第二光电二极管，所述第二光电二极管被所述遮光层的遮光部分覆盖。
[0064]在一种实施方式中，所述导电层包括铝层，并且其中所述遮光层包括钨层。
[0065]在一种实施方式中，所述滤色器元件具有上表面，并且其中所述导电层具有位于所述滤色器元件的所述上表面上方的上表面。
[0066]在一种实施方式中，所述导电层基本上在所述基板的整个上表面延伸。
[0067]根据本实用新型的另一方面，提供一种在基板上制造图像传感器的方法，包括:在所述基板上方形成导电层;选择性地移除所述导电层的一些部分以形成狭槽；以及填充所述狭槽以形成滤色器壁结构。
[0068]在一种实施方式中，所述方法还包括:选择性地移除所述导电层的被所述滤色器壁结构围绕的部分。
[0069]在一种实施方式中，所述方法还包括:在所述滤色器壁结构内形成滤色器元件。
[0070]在一种实施方式中，填充所述狭槽以形成所述滤色器壁结构包括形成多个层，每个狭槽内的每个层具有不同的折射率。
[0071]在一种实施方式中，填充所述狭槽以形成所述滤色器壁结构还包括将不透明的填充材料沉积到所述多个层上。
[0072]在一种实施方式中，所述方法还包括:形成遮光层，所述遮光层介于所述导电层与所述基板之间。
[0073]在一种实施方式中，所述方法还包括:在不移除所述导电层的情况下使所述滤色器壁结构选择性地凹陷。
[0074]在一种实施方式中，形成所述导电层包括在所述基板的后侧上方形成所述导电层，还包括:在所述基板的前侧上方形成金属互连结构；以及形成将所述导电层连接至所述金属互连结构的穿透氧化物通路。
[0075]根据本实用新型的另一方面，提供一种系统，包括:中央处理单元;存储器;镜头；输入-输出电路;和成像装置，其中所述成像装置包括:基板;导电层，所述导电层形成于所述基板上方，其中所述导电层的一部分用作接合焊盘区域；以及滤色器外壳结构，所述滤色器外壳结构形成于与所述导电层同一层中。
[0076]在一种实施方式中，所述成像装置还包括:遮光层，所述遮光层介于所述导电层的至少一部分与所述基板之间。
[0077]在一种实施方式中，所述遮光层短接至所述导电层。
[0078]在一种实施方式中，所述成像装置还包括:平坦层，所述平坦层形成于所述滤色器外壳结构和所述导电层上。
[0079]在一种实施方式中，所述导电层形成于所述基板的后侧上方，并且其中所述成像装置还包括:金属布线结构，所述金属布线结构形成于所述基板的前侧上方，其中所述导电层的第一部分短接至所述遮光层，其中所述导电层的第二部分短接至所述金属布线结构，并且其中所述导电层的所述第一部分和所述第二部分是电隔离的。
[0080]以上所述仅是说明本实用新型的原理，并且在不脱离本实用新型范围和实质的情况下，本领域的技术人员可以作出各种修改。上述实施例可以单独实施，也可以任意组合实施。
[0081]尽管出于清楚说明的目的，本实用新型描述了一些细节，但将显而易见的是，可在所附权利要求书的范围内实施某些改变和修改。虽然所附权利要求书中的一些仅仅是从属于单个权利要求或仅仅引用先前权利要求中的一些，但它们各自的特征均可与任何其他权利要求的特征进行组合。
【主权项】
1.一种成像电路，其特征在于，所述成像电路包括: 基板； 遮光层，位于所述基板上；以及 导电层，位于所述遮光层上方，其中所述导电层的一部分用作接合焊盘区域。2.根据权利要求1所述的成像电路，其特征在于，所述成像电路还包括: 形成于与所述导电层同一层中的滤色器元件。3.根据权利要求1所述的成像电路，其特征在于，所述成像电路还包括: 位于所述基板中的沟槽，其中所述导电层延伸至所述沟槽中。4.根据权利要求3所述的成像电路，其特征在于，所述遮光层保持在所述沟槽上方。5.根据权利要求1所述的成像电路，其特征在于，所述成像电路还包括: 位于所述基板中的第一光电二极管，所述第一光电二极管通过所述遮光层的光栅部分接收光；以及 位于所述基板中的第二光电二极管，所述第二光电二极管被所述遮光层的遮光部分覆至ΠΠ ο6.根据权利要求2所述的成像电路，其特征在于，所述滤色器元件具有上表面，并且其中所述导电层具有位于所述滤色器元件的所述上表面上方的上表面。7.一种成像系统，其特征在于，所述成像系统包括: 中央处理单元； 存储器； 镜头; 输入-输出电路;和 成像装置，其中所述成像装置包括: 基板； 导电层，所述导电层形成于所述基板上方，其中所述导电层的一部分用作接合焊盘区域；以及 滤色器外壳结构，所述滤色器外壳结构形成于与所述导电层同一层中。8.根据权利要求7所述的成像系统，其特征在于，所述成像装置还包括: 遮光层，所述遮光层介于所述导电层的至少一部分与所述基板之间。9.根据权利要求7所述的成像系统，其特征在于，所述成像装置还包括: 平坦层，所述平坦层形成于所述滤色器外壳结构和所述导电层上。10.根据权利要求8所述的成像系统，其特征在于，所述导电层形成于所述基板的后侧上方，并且其中所述成像装置还包括: 金属布线结构，所述金属布线结构形成于所述基板的前侧上方，其中所述导电层的第一部分短接至所述遮光层，其中所述导电层的第二部分短接至所述金属布线结构，并且其中所述导电层的所述第一部分和所述第二部分是电隔离的。
【文档编号】H01L27/146GK205723538SQ201620283719
【公开日】2016年11月23日
【申请日】2016年4月7日
【发明人】S·伯萨克, U·博提格
【申请人】半导体元件工业有限责任公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1