专利名称：芯片测试保护座的制作方法
技术领域：
本实用新型是关于一种芯片测试保护座，尤其指一种用于LGA型(land grid array，平面栅格阵列型)芯片的芯片测试保护座。
背景技术：
目前有些芯片(如CPU)采用LGA的形式，即其与外界连接的端点采用导电垫圈的形式。相应地，与这种芯片相对接的电连接器端子为具有一定弹性的金属片，以与该芯片的导电垫圈弹性压缩连接。这种电连接器在制造的后阶段会包括一个测试的工序，以测试芯片与端子之间是否能良好导通。目前业界在测试时均系将芯片直接安放于电连接器中，但用这种方式，芯片的导电垫圈容易磨损，造成需经常更新芯片来作测试，这无疑会造成电连接器的测试成本过高。
实用新型内容本实用新型的目的在于提供一种芯片测试保护座，其能有效降低测试成本。
本实用新型芯片测试保护座，其可叠合于芯片上以保护芯片，其特征在于该芯片测试保护座两端面对应设有导电垫圈，且其两端面对应的导电垫圈之间相互导通。
与现有技术相比，因用芯片来测试时其芯片的导电垫圈不用直接与被测产品相接触，从而能效降低测试成本。
图1为芯片的正面立体图。
图2为图1所示芯片的背面立体图。
图3为本实用新型芯片测试保护座的仰视图。
图4为图3所示芯片测试保护座的正面图。
图5为图3所示芯片测试保护座与芯片的局部放大图。
具体实施方式
图1、2所示为目前常见的LGA型芯片10，其下表面设有大致呈圆形的导电垫圈12，该芯片10系通过该导电垫圈14与电连接器(图中未画出)相连接，该芯片10两侧分别设有用于定位的两凹槽14。
图3、4所示为本实用新型芯片测试保护座20，该芯片测试保护座20呈薄片状(如厚度可为0.1毫米)，且其两端面对应设有导电垫圈22，该导电垫圈22上可镀一层硬金，且其两端面对应的导电垫圈22之间相互导通。且该芯片测试保护座20两侧对应芯片凹槽14设有定位槽24，以在组装该芯片测试保护座与芯片时起定位作用。
当使用时，如图5所示，将该芯片测试保护座20叠放于芯片10下方，然后将其放置于电连接器中，以对电连接器进行测试。若经过多次测试，该芯片测试保护座两端的导电垫圈磨损致无法使用时，可更换新的芯片测试保护座进行测试。因为该芯片测试保护座的成本较芯片低很多，从而能显著降低电连接器的测试成本。
该芯片测试保护座还可预先固定于芯片上，如该芯片测试保护座可在与芯片相叠合的一端面上，在无导电垫圈的部位通过涂设或粘贴等方式置放一定量的黏着物。
当然，这种芯片测试保护座并不限于用来测试电连接器，凡需在测试时使用芯片的情况均可使用，以降低测试成本。
权利要求1.一种芯片测试保护座，其可叠合于芯片上以保护芯片，其特征在于该芯片测试保护座两端面对应设有导电垫圈，且其两端面对应的导电垫圈之间相互导通。
2.如权利要求1所述的芯片测试保护座，其特征在于该芯片测试保护座可预先固定于芯片上。
3.如权利要求2所述的芯片测试保护座，其特征在于该芯片测试保护座在与芯片相叠合的一端面上，在无导电垫圈的部位置放一定量的黏着物，以与芯片粘接固定。
4.如权利要求1、2或3所述的芯片测试保护座，其特征在于该芯片测试保护座至少一侧设有定位槽，以与芯片上的凹槽相对应以达定位之目的。
5.如权利要求1、2或3所述的芯片测试保护座，其特征在于该芯片测试保护座系用于测试电连接器，该电连接系用来连接LGA型芯片。
6.如权利要求4所述的芯片测试保护座，其特征在于该芯片测试保护座系用于测试电连接器，该电连接系用来连接LGA型芯片。
专利摘要一种芯片测试保护座，其可叠合于芯片上以保护芯片，其特征在于该芯片测试保护座两端面对应设有导电垫圈，且其两端面对应的导电垫圈之间相互导通，与现有技术相比，因用芯片来测试时其芯片的导电垫圈不用直接与被测产品相接触，从而能效降低测试成本。
文档编号H01L21/66GK2669369SQ200320117158
公开日2005年1月5日 申请日期2003年10月20日 优先权日2003年10月20日
发明者朱德祥 申请人:番禺得意精密电子工业有限公司