专利名称：具有铝配线的半导体器件的制作方法
技术领域：
本发明有关微电子制造工艺领域，尤其是有关一种具有铝配线的半导体器件。
背景技术：
在芯片制造过程中，通常要通过多层光刻工艺才能完成整个制造过程。此时如何检验下层与上层光刻图形位置的对准是否符合要求成为至关重要的一步光刻后的测量工艺(通称套刻精度测量工艺)。目前使用的传统测量图形称为Boxmark(套刻盒记号)，该记号由内框和外框两个正方形组成，内框边长10μm，外框边长20μm。外框由需要被对准的下层光刻工程制成，而内框由当前层光刻工程制成。套刻精度测定机通过显微镜图象得出的波形测出内外框的坐标及大小，并通过比较左右边框的坐标差来算出X方向和Y方向的套刻偏移量，最后通过该偏移量与制品所要求的规格进行比较，就可以判断出这两层光刻之间的对准是否符合要求。它在测定机的光学显微镜下得到的图象及测量用波形如附图1所示。从图上可以看出测量用的波形由于记号边框的明暗不同而显示出明显的波峰及波谷，并且与记号的内外框一一对应，这样的波形是非常便于测量的。
但是，在铝配线工程就会发生问题。目前在铝配线成膜前，业界一般采用W-ETCHBACK(钨反刻工艺)和W-CMP工艺(钨化学机械抛光工艺)来进行W(钨)平坦化。不同工艺构成的Boxmark断面结构示意图见图2，图3。由于铝本身的晶粒较其它物质(如氧化硅，氮化硅，多晶硅等)要大得多，以上两种工艺下的Boxmark在测定机的光学显微镜下得到的图象及测量用波形非常杂乱，波峰波谷无法与记号内外框一一对应，这样就会导致误测定多发，造成时间上和材料上的浪费并严重阻碍生产的正常进行。
因此，要发明一种新的能够准确测量套刻图形对准精度半导体器件。
发明内容
为改变已有技术中的缺陷，本发明的目的是提供一种能够精确测量多层光刻套刻图形之间对准精度的半导体器件。
为了实现本发明的发明目的，本发明的一种具有铝配线的半导体器件，其衬底上具有层间膜，层间膜具有若干接触孔，层间膜上形成铝配线，铝配线上涂覆有具有一定形状的光刻胶，其特征在于铝配线上对应上述接触孔处形成有狭缝。
此外，本发明的特征是，上述所述狭缝的宽度为1-5μm，且所述光刻胶的形状为中心为正方形空心的方形框。
由于采用上述技术方案本发明的具有铝配线的半导体器件能够准确的进行光刻套刻图形定位精度的测量。
图1是现有工艺构成的Boxmark在光学显微镜下得到的图象及测量用波形。
图2是现有工艺经过W-ETCHBACK工艺构成的Boxmark断面结构示意图。
图3是现有工艺经过W-CMP工艺构成的Boxmark断面结构示意图。
图4A是本发明第一实施例经过W-ETCHBACK工艺后的断面结构示意图。
图4a是如图4A的实施例在光学显微镜下的光显照片及波形图。
图4B是如图4A的实施例经过W-CMP工艺后的断面结构示意图。
图4b是如图4B的实施例在光学显微镜下的光显照片及波形图。
图5A是本发明第二实施例经过W-ETCHBACK工艺后的断面结构示意图。
图5a是如图5A的实施例在光学显微镜下的光显照片及波形图。
图5B是如图5A的实施例经过W-CMP工艺后的断面结构示意图。
图5b是如图5B的实施例在光学显微镜下的光显照片及波形图。
图6A是本发明第三实施例经过W-ETCHBACK工艺后的断面结构示意图。
图6a是如图6A的实施例在光学显微镜下的光显照片及波形图。
图6B是如图6A的实施例经过W-CMP工艺后的断面结构示意图。
图6b是如图6B的实施例在光学显微镜下的光显照片及波形图。
图7是对应第一实施例对应的版图设计图。
图8是对应第二实施例对应的版图设计图。
图9是对应第三实施例对应的版图设计图。
具体实施例方式
下面结合附图和实施例对本发明作进一步描述。
请参阅图4A所示本发明具有铝配线的半导体器件，具有衬底1，其上淀积有层间膜2，层间膜2通过光刻工艺在其上形成接触孔。形成接触孔后，通过钨反刻工艺进行钨的平坦化，并最终在上述接触孔的内侧各形成一个钨侧墙3。层间膜2及接触孔的上方形成铝配线4，在铝配线膜4上通过光刻工艺在对应上述接触孔处形成宽度为1-5μm的狭缝，狭缝的形成为一个正方形的框，相对边的距离为20μm。铝配线4上还涂覆有光刻胶5，光刻胶5的大小为40μm*40μm的方形，其中间部分去掉10μm*10μm的光刻胶。此种版图设计的图形如图7所示，其中d的宽度为1-5μm，前层光刻图形形成的狭缝间的距离为20μm。上述方式形成的半导体器件在光学显微镜下得到的光显照片及波形如图4a所示。
附图4B中最上层光刻胶5的形状与在图4A中所示的相同，其不同之处是在于在形成接触孔后，通过钨化学机械抛光工艺进行钨的平坦化，在接触孔内形成“凹”字形的钨层3，在铝配线4上同样形成1-5μm的狭缝。此中版图设计的图形同样如同图7所示。上述方式形成的半导体器件在光学显微镜下得到的光显照片及波形如图4b所示。
图5A及图5B是第二实施例的具有铝配线的半导体器件的断面示意图。这两个之间的区别在于对其中的钨平坦化分别采用钨反刻工艺及钨化学机械抛光工艺。层间膜2及接触孔的上方形成铝配线4，在铝配线膜4上通过光刻工艺在对应上述接触孔处形成宽度为1-5μm的狭缝，狭缝的形成为一个正方形的框，相对边的距离为20μm。铝配线4上的光刻胶5形状为一正方形，大小为10μm*10μm。此种版图设计的图形如图8所示，其中d的宽度为1-5μm，前层光刻图形形成的狭缝间的距离为20μm。上述方式得到的半导体器件在光学显微镜下得到的光显照片及波形分别如图5a及5b所示。
图6A及图6B是另外第三实施例的具有铝配线的半导体器件的断面示意图。这两个之间的区别在于对其中的钨平坦化分别采用钨反刻工艺及钨化学机械抛光工艺。层间膜2及接触孔的上方形成铝配线4，在铝配线膜4上通过光刻工艺在对应上述接触孔处形成宽度为1-5μm的狭缝，狭缝的形成为一个两两相对的四条边，且相对边的距离为20μm，而狭缝的长度为14μm。铝配线上的光刻胶5形状相交的宽16μm的十字形状，中间去除掉一个大小为10μm*10μm的正方形。此种版图设计的图形如图9所示，其中d的宽度为1-5μ。上述方式得到的半导体器件在光学显微镜下得到的光显照片及波形分别如图6a及6b所示。
综上所述，根据本发明形成的半导体器件，在测定机的光学显微镜下能得到上下左右对称且清晰的“W”字或“V”字形的外框波形，这样就非常便于测量，解决了误测定的问题。
权利要求
1.一种具有铝配线的半导体器件，其衬底上具有层间膜，层间膜具有若干接触孔，层间膜上形成铝配线，铝配线上涂覆有具有一定形状的光刻胶，其特征在于铝配线上对应上述接触孔处形成有狭缝。
2.如权利要求1所述的具有铝配线的半导体器件，其特征在于所述狭缝的宽度为1-5μm。
3.如权利要求1所述的具有铝配线的半导体器件，其特征在于所述光刻胶的形状为中心为正方形空心的方形框。
4.如权利要求1所述的具有铝配线的半导体器件，其特征在于所述光刻胶为正方形形状。
5.如权利要求1所述的具有铝配线的半导体器件，其特征在于所述光刻胶的形状为中心为正方形空心的十字形。
6.如权利要求1-5所述的具有铝配线的半导体器件，其特征在于所述狭缝内进一步包括钨形成的侧墙。
7.如权利要求1-5所述的具有铝配线的半导体器件，其特征在于所述狭缝内进一步包括“凹”字形的钨。
全文摘要
本发明有关一种具有铝配线的半导体器件，其衬底上具有层间膜，层间膜具有若干接触孔，层间膜上形成铝配线，铝配线上涂覆具有一定形状的光刻胶，铝配线上对应上述接触孔处形成有1－5μm狭缝。因为具有上述狭缝设置，在进行套刻精度测量工艺中，测量出来的波形稳定，解决了误测定的问题。
文档编号H01L23/52GK1641870SQ20041001592
公开日2005年7月20日 申请日期2004年1月17日 优先权日2004年1月17日
发明者戴韫青, 颜晓艳 申请人:上海华虹Nec电子有限公司