专利名称：具有用于防止水从外部进入电路区的保护环的半导体器件的制作方法
技术领域：
本发明涉及具有电路区的半导体器件，电路区形成半导体元件如晶体管等。
背景技术：
迄今为止，半导体器件具有电路区和保护环，电路区形成电路如存储器、逻辑电路等，保护环用于防止水从周围区域进入电路区。保护环沿芯片的周边延伸以及由金属如铜(Cu)等构成。在日本专利公开公开号45766/97中公开了一个公知的保护环，例如，如下述半导体器件具有接近芯片周边布置的外保护环和布置在外保护环和电路区之间的内保护环。外保护环和内保护环共同地组成双保护环组件。双保护环组件是有利的，其中即使外保护环被损坏，允许水从芯片的外部进入外保护环的区域内，内保护环也能防止水进入电路区。
但是，双保护环组件仅仅是两个保护环的结合。因此，当水碰巧通过外保护环中的缺陷从芯片的外部进入外保护环的区域内时，如果内保护环在某处具有一缺陷，那么水通过内保护环中的缺陷发现它进入电路区域的路线，易于腐蚀电路区域中的电路互连。
发明内容
因此本发明的目的是提供一种更有效的防止水进入电路区、用于增加可靠性的半导体器件。
根据本发明，半导体器件具有围绕电路区的第一保护环，布置在电路区和第一保护环之间的第二保护环以及使第一保护环和第二保护环彼此连接并将夹在第一保护环和第二保护环之间的区域分为多个子区的第一连接部分。由于夹在第一保护环和第二保护环之间的区域被第一连接部分分为多个子区，即使第一保护环被部分地损坏，来自外部的水也仅进入邻接第一保护环的缺陷部分的子区。
第一连接部分可以将第二保护环的拐角连接到第一保护环，第二保护环的拐角对应于电路区的拐角。利用该布置，当半导体器件被划片，以致被切割成芯片时，即使芯片的拐角断裂，来自外部的水发现它的路线仅进入第二保护环的拐角处的子区且被防止进入其他子区。
连接部分可以以接近电路区拐角的方向逐渐增大的密度隔开。当半导体器件被划片时，芯片拐角易于破裂。由于连接部分之间的子区体积朝着芯片拐角的方向逐渐减小，因此已进入的任何水被阻挡在具有较小体积的子区中且防止被引入具有更大体积的子区。
该半导体器件还可以包括布置在第二保护环和电路区之间的第三保护环，使第二保护环和第三保护环彼此连接的第二连接部分。由于半导体器件具有三个保护环，因此即使第二保护环具有接近已进入水的子区的故障，通过第三保护环也可以防止水进入电路区。
而且，第一连接部分连接到第二保护环的结点和第二连接部分连接到第二保护环的结点可以彼此不对准。利用该布置，增加结点中的金属的嵌入性，用于使半导体器件更有效的防止水进入电路区。
根据本发明，半导体器件具有两个或更多保护环，该保护环由将保护环之间的区域分为多个子区的连接部分彼此连接。即使由于碎片或层间膜剥离保护环部分破裂或部分损坏，来自外部的水找到它进入一个子区的路线，但是被防止进入其他子区且因此防止进入电路区。由此，由于水被引入邻接保护环的破裂或缺陷部分的子区引起的任何浸蚀被限制在子区，防止波及整个电路区。
从下面参考说明本发明的实例的附图将更明白本发明的上述及其他目的、特点及优点。
图1A和1B是根据本发明的第一实施例的半导体器件的平面图；图2A和2B是根据第一实施例的半导体器件的保护环组件的剖面图；图3A至3I示出了制造根据第一实施例的半导体器件的方法的剖面图；图4A至4G示出了制造根据第一实施例的半导体器件的另一方法的剖面图；图5是布置在保护环的拐角处的连接部分的放大平面图；图6示出了以朝着保护环的拐角方向逐渐增大的密度提供的连接部分的放大平面图；图7A和7B是根据本发明的第二实施例的半导体器件的平面图；图8A和8B是根据本发明的第三实施例的半导体器件的平面图；图9A和9B示出了在结点处的铜膜生长工序的平面图；图10A和10B是根据本发明的半导体器件的保护环组件的剖面图；图11A和11B是根据第三实施例的半导体器件的保护环组件的剖面图，该保护环组件结合四层互连；以及图12示出了其中连接部分倾斜地连接到保护环的半导体器件结构的平面图。
具体实施例方式
第一实施例图1A示出了根据本发明的第一实施例的半导体器件的平面图，以及图1B示出了根据第一实施例的半导体器件的保护环组件的不完全放大的平面图。
如图1A所示，根据第一实施例的半导体器件包括电路区100如形成存储器、逻辑电路等电路，沿芯片的周边延伸的两个保护环101、102以及互连两个保护环101、102的多个连接部分103。保护环101靠近芯片的周边布置，保护环102布置在保护环101和电路区100之间。
如图1B所示，两个保护环101、102通过连接部分103互连，连接部分103以预定的间隔隔开。连接部分103将夹在两个保护环101、102之间的区域分为多个子区。在图1B中，两个相邻的连接部分103彼此隔开1.9μm的距离L1。
利用图1A和1B所示的半导体器件，即使由于当半导体器件被划片时，在芯片端部可能发生的碎片或层间膜剥离，部分地破裂保护环101，由于夹在两个保护环101、102之间的区域由连接部分103分为子区，水通过保护环101的破裂部分发现它的路线仅进入邻接保护环101的破裂部分的子区。此外，即使保护环101部分地损坏，通过保护环101的缺陷部分发现它的路线的水仅进入邻接保护环101的缺陷部分子区。因此，即使保护环102在不邻接已进入水的子区的部分中具有缺陷，也防止水引入电路区100。
下面将描述根据第一实施例的半导体器件的保护环组件的剖面结构细节。
图2A和2B示出了根据第一实施例的半导体器件的保护环组件的剖面图。图2A是沿图1B的500a-500a的剖面图，图2B是沿图1B的500b-500b的剖面图。
如图2A所示，每个保护环101、102具有在氧化膜(SiO2膜)112上依次形成的保护环互连114、缝隙通孔栓塞118以及保护环互连120，氧化膜(SiO2膜)112用作半导体衬底(未示出)上的基础绝缘膜。保护环互连114和保护环互连120通过缝隙通孔栓塞118彼此连接。沿保护环互连114、120形成缝隙通孔栓塞118且具有与电路100中形成的通孔栓塞的直径相同的宽度，用于缝隙通孔栓塞118中金属的良好嵌入性。
保护环互连114布置在层间绝缘膜150中。层间绝缘膜150包括SiCN膜130和SiO2膜122，SiCN膜130用作用于停止刻蚀的停止层膜，SiO2膜122布置在SiCN膜130上。在层间绝缘膜152中形成缝隙通孔栓塞118。层间绝缘膜152包括SiCN膜132和阶梯氧化膜(以下称为，“L-Ox膜″)116，阶梯氧化膜(以下称为，“L-Ox膜″)116布置SiCN膜132上作为具有比SiO2膜更低介电常数的膜。保护环互连120布置在层间绝缘膜154中。层间绝缘膜154包括SiCN膜134和布置在SiCN膜134上的L-Ox膜124。SiCN膜136、SiO2膜126、以及SiON膜128依次布置在保护环互连120上。
具有低介电常数的膜(低-介质-常数-膜)用于层间绝缘膜，以便减小电路100中的互连之间的电容。L-Ox膜116包括具有阶梯型氢化硅氧烷结构的膜。L-Ox是恩益禧电子股份有限公司(NEC ElectronicsCorporation)的注册商标。
下面描述连接部分103的剖面结构细节。
如图2B所示，每个连接部分103具有依次形成的保护环互连114、缝隙通孔栓塞118和保护环互连120，且与保护环101、102集成。
这样形成的保护环101、保护环102和连接部分103不仅覆盖低-介质-常数-膜的侧边而且覆盖低-介质-常数-膜及其他绝缘膜如氧化膜之间的缝隙。这样形成保护环101、保护环102和连接部分103的原因是低-介质-常数-膜的侧边而且低-介质-常数-膜和其他绝缘膜之间的界面对于水的进入比氧化膜更敏感，应用保护环101、保护环102以及连接部分103防止水通过那些界面和侧边进入电路区100。
连接部分103形成为与保护环101、102同样的深度。因此，即使水被引入夹在保护环101、102之间的一个子区，连接部分103也可以防止来自子区的水进入其相邻的子区。
在电路区100中的半导体衬底上形成半导体元件如晶体管元件、电阻元件以及电容元件，SiO2膜112将用作半导体衬底上的基础绝缘膜。互连和通孔栓塞(未示出)在SiO2膜112上连接，用于希望的电路工作。
下面描述制造上述结构的半导体器件的方法。
图3A至3I示出了根据第一实施例示制造半导体器件的工序的剖面图；图3A至3I的每一个示出了彼此分开的电路区和保护环。
在半导体衬底上的电路区中形成半导体元件(未示出)之后，形成SiO2膜112(参见图3A)。然后，在SiO2膜112上依次形成SiCN膜和SiO2膜，因此产生由SiCN膜和SiO2膜(参见图3B)组成的层间绝缘膜150。然后，通过公知的光刻技术在层间绝缘膜150上形成具有开口的抗蚀膜160的图形，开口用于形成凹槽以产生互连。
如图3D所示，该组件经受各向异性刻蚀，以除去抗蚀膜160的开口中的层间绝缘膜150的SiCN膜和SiO2膜。在电路区中这样形成电路互连凹槽162a之后，在保护环区中形成保护环互连凹槽162，去除抗蚀膜160。此后，形成铜的籽晶层，通过电解镀形成铜膜164(参见图3E)。
如图4F所示，通过CMP(化学机械抛光)抛光铜膜164直到露出层间绝缘膜150的上表面，由此形成电路互连114a和保护环互连114。然后，在表面上淀积具有SiCN膜和L-Ox膜的层间绝缘膜152(参见图3G)。
此后，如图3H所示，用和形成电路互连114a和保护环互连114的上述工序一样的方法在电路区和保护环区中分别形成电路通孔栓塞118a和保护环缝隙通孔栓塞118。保护环区中的缝隙通孔栓塞118具有等于电路通孔栓塞118a的直径的宽度W，以便允许Cu充分地嵌入缝隙通孔栓塞118中。利用这种宽度选择，金属可以较好地嵌入缝隙通孔栓塞118中，以使缝隙通孔栓塞118更有效防止水进入。
此后，如图3I所示，在表面上淀积具有SiCN膜和L-Ox膜的层间绝缘膜154。然后，用和形成电路互连114a和保护环互连114的上述工序一样的方法在电路区中和保护环区分别形成电路通孔栓塞118a和保护环缝隙通孔栓塞118。然后，形成SiO2膜126和SiON膜128，以产生图2A所示的结构。
如上所述，通过其中互连和通孔栓塞彼此分开形成的单大马士革工艺可以形成保护环101、102和连接部分103。
下面描述根据比单大马士革工艺更简单的双大马士革工艺制造半导体器件的方法。
图4A至4G示出了制造半导体器件的另一方法的剖面图；图4A至4G的每一个示出了彼此分开的电路区和保护环。
用和如上所述的单大马士革工艺相同的方法在半导体衬底上的电路区中形成半导体元件(未示出)之后，形成SiO2膜112(参见图4A)。然后，在SiO2膜112上形成由SiCN膜和SiO2膜组成的层间绝缘膜150(参见图4B)。然后，用和如上参考图3C至3F所述的工艺顺序一样的方法在电路区和保护环区中分别形成电路互连114A和保护环互连114(参见图4C)。然后，在至此形成的表面上依次淀积层间绝缘膜152和层间绝缘膜154(参见图4D)。然后，通过公知的光刻技术在层间绝缘膜154上形成具有用于产生互连的开口的抗蚀膜160的图形。此后，组件经受各向异性刻蚀，以除去开口中的层间绝缘膜152和层间绝缘膜154，直到具有它们的上表面的电路互连114a和保护环互连114露出。然后，除去抗蚀膜，如图4E所示，在电路区和保护环区分别形成电路通孔166a和缝隙通孔166。
此后，通过公知的光刻技术在表面上形成具有用于产生互连的开口的抗蚀膜的图形，通过各向异性刻蚀除去开口中的层间绝缘膜154。然后，除去抗蚀膜，如图4F所示，在电路区和保护环区分别形成电路互连凹槽168a和保护环互连凹槽168。
在形成Cu的籽晶层之后，通过电解镀形成铜膜。此后，通过CMP抛光铜膜164直到层间绝缘膜154的上表面露出，由此在电路区中形成电路互连120a和在保护环区中形成保护环互连120。然后，在电路互连120a和保护环互连120上依次淀积SiO2膜126和SiCN膜128，以产生图2A所示的结构。
以此方式，根据双大马士革工艺可以制造上述结构的半导体器件。上述双大马士革工艺是其中首先形成缝隙通孔栓塞166的通孔-优先工艺。但是，可以采用其中首先形成保护环互连168的沟槽-优先工艺。
也可以采用与其它双大马士革工艺一样的双硬掩模工艺。下面根据保护环区简要描述双硬掩模工艺。在形成图4D所示的层间绝缘膜154之后，在其上依次形成SiC膜和SiO2膜，SiC膜作为通孔形成掩模膜，SiO2膜作为互连凹槽形成掩模膜。在SiO2膜中形成互连凹槽图形，然后根据公知的光刻法和刻蚀在SiC膜中形成通孔图形。此后，使用SiO2膜和SiC膜作为掩模，刻蚀层间绝缘膜152和层间绝缘膜154，在SiC膜和层间绝缘膜154刻蚀之后，使用SiO2膜作为掩模，因此形成图4E所示的缝隙通孔166和图4F所示的保护环互连凹槽168。根据此工序，当用光刻法除去抗蚀膜时，层间绝缘膜152和层间绝缘膜154免于灰化损坏。
利用图1A所示的半导体器件，电路区100和芯片是具有四个拐角的正方形形状。每个保护环101和保护环102也具有四个拐角，因为它们沿芯片的周边延伸。利用图1A和1B所示的半导体器件，以等距间隔布置连接部分103。但是，如下所述，连接部分103可以至少布置在保护环102的拐角处。
图5是布置在保护环的拐角处的连接部分103的放大平面图。
当半导体器件被划片，以致切割成芯片时，由于划片振荡施加两倍于点P1的缺陷，在图5所示的芯片拐角上的点P1很可能变为缺陷。但是，如图5所示，由于连接部分103布置在保护环102的拐角处和连接到保护环101，因此即使由于划片震荡拐角破裂以及水找到它进入子区S的路线，通过连接部分103也可以防止水进入其他子区。
此外，可以以如下所述的朝着芯片拐角方向逐渐地增大的密度提供连接部分。
图6示出了以朝着芯片拐角方向逐渐地增大的密度提供的连接部分的放大平面图。如图6所示，在从点P2向上的方向以朝着芯片的侧边上的中点方向逐渐增大的隔开间隔例如1.0倍、1.7倍、2.3倍以及3倍布置连接部分103。同样，以从点P朝着向左方向中的芯片的侧边上的中点的方向逐渐地增大的隔开间隔布置连接部分103。
由于连接部分103的密度朝着芯片拐角的方向逐渐地增大，因此连接部分103之间的子区体积朝着芯片拐角的方向逐渐地减小。如果由于划片震荡芯片拐角破裂，那么已经进入的任何水被阻挡在具有较小体积的子区，且防止引入具有更大体积的子区。因为减小了接近具有更大体积的子区的芯片周边断裂的可能性，图6所示的布置有效防止水进入保护环102的内部。
第二实施例根据本发明的第二实施例的半导体器件具有三个保护环。
与根据第一实施例的半导体器件的那些部分相同的根据第二实施例的半导体器件的那些部分由相同的参考符号表示，下面不再描述。
图7A示出了根据本发明的第二实施例的半导体器件的平面图，图7B示出了根据第二实施例的保护环的不完全放大的平面图。
如图7A所示，根据第二实施例的半导体器件具有布置在保护环102和根据第一实施例的半导体器件的电路区100之间的保护环201，由此具有三个保护环。通过多个连接部分103a使保护环101、102彼此连接，以及通过多个连接部分203使保护环102、201彼此连接。
如图7B所示，连接部分203将夹在保护环102、201之间的区域分为多个子区。两个相邻的连接部分103a由1.9μm的距离L2彼此隔开，两个相邻的连接部分203由1.9μm的距离L3彼此隔开。
在本实施例中，连接部分103a连接到保护环102的结点和连接部分203连接到保护环102的结点互相对准。结点彼此对准的每个点是具有在不同方向延伸的四个线性图形的十字形形状。如果由n(n是2或更大的自然数)表示保护环和连接部分彼此连接的结点处在不同的方向连接的线性图形的数目，那么由于结点用作n个线性图形连接的点，结点称为n连接点。在图7B所示的布置中，由于连接的线性图形的数目是4，结点称为4连接点。
由于在根据第二实施例的半导体器件中有三个保护环，因此即使保护环102具有接近水已进入的子区的故障，保护环201也可以有效的防止水被引入电路区100。
第三实施例根据本发明的第三实施例的半导体器件具有三个或更多保护环。根据第三实施例的半导体器件类似于根据第二实施例的半导体器件，除了连接部分103a和保护环102之间的结点和连接部分203和102之间的结点彼此未对准之外。
与根据第一和第二实施例的半导体器件的那些部分相同的根据第三实施例的半导体器件的那些部分由相同的参考符号表示，下面不再描述。
图8A示出了根据本发明的第三实施例的半导体器件的平面图，以及图8B示出了根据第三实施例的半导体器件的保护环的不完全放大的平面图。
如图8A所示，保护环201布置在保护环102和电路区100之间，与第二实施例一样。通过多个连接部分103a使保护环101、102彼此连接，以及通过多个连接部分203使保护环102、201彼此连接。
在图8B中，连接部分103a连接到保护环102的结点和连接部分203连接到保护环102的结点彼此未对准。保护环和连接部分之间的每个结点用作3连接点。因此，根据第三实施例的保护环102没有任一点连接的线性图形的数目是4或更多。
下面描述保护环和连接部分之间的结点中的铜的嵌入性。
图9A和9B示出了形成保护环互连114时铜膜生长工序的平面图。图9A示出了图7B中图示的布置的结点，以及图9B示出了图8B中图示的布置的结点。在图9A和9B中，虚线表示铜膜生长过程中铜膜表面，箭头表示铜膜的生长方向。
由于铜膜从凹槽的侧壁开始生长，因此如果结点是如图9A所示的十字形，那么为了嵌入膜直至最远离凹槽侧壁拐角P3的中心点Q，铜膜需要形成至要求嵌入凹槽中的互连H的厚度的约1.4倍的厚度。如果结点具有如图9B所示的T形状，那么由于膜从凹槽侧壁700生长，即使铜需要形成的膜厚度可以小于图9A所示的结构，膜也可以嵌入最远离凹槽侧壁拐角P4的中心点Q2。因此，保护环和连接部分之间的T形结点允许金属嵌入结点比嵌入十字形结点更容易地，用于使保护环和连接部分更有效的防止水进入电路区。
尽管如上已经描述了在保护环互连114形成时的结点处进行铜膜生长工序，但是同样的铜膜生长工序可应用于通孔栓塞层和互连层的形成。如果保护环具有5连接点，那么需要形成以嵌入铜在结点中的铜膜厚度大于如果结点是4或更少连接的线性图形的数目。
因此，如果保护环102没有连接的线性图形的数目是4或更多的结点，那么结点处的结点中的铜膜的嵌入性较好地用于节点处更高的密封性能。
下面描述根据本发明的第三实施例的半导体器件的保护环的剖面结构。
图10A和10B是图8B所示的保护环组件的剖面图。图10A是沿图8B的线600a-600a的剖面图，图10B是沿图8B的线600b-600b的剖面图。
如图10A所示，保护环101，保护环102以及保护环201具有在半导体衬底(未示出)上的SiO2膜上形成的各自的保护环互连114、各自的缝隙通孔栓塞118和各自的保护环互连120。缝隙通孔118布置在层间绝缘膜152中。保护环互连114和保护环互连120通过缝隙通孔栓塞118彼此连接。尽管未示出，与第一实施例一样在保护环互连120上依次布置如图2A所示的SiCN膜136、SiO2膜126以及SiON膜128。
如图10B所示，连接部分103a包括依次形成的保护环互连114、缝隙通孔栓塞118以及保护环互连120。在图10B所示的截面区域中，由于存在未连接部分203，在保护环201、102之间依次形成层间绝缘膜150、层间绝缘膜152以及层间绝缘膜154。尽管未示出，连接部分203具有与连接部分103a一样的截面结构。
半导体器件可以具有三个或更多互连层。例如，下面将描述具有包括两个互连层加入上述两个互连层的四个互连层的截面结构。
图11A和11B是根据第三实施例的半导体器件的保护环组件的剖面图，且分别对应于图10A以及10B。
如图11A所示，除图10A所示的结构细节之外，保护环101、保护环102以及保护环201具有在各自的保护环互连120上依次形成的各自的缝隙通孔栓塞218、各自的保护环互连220、各自的缝隙通孔栓塞222以及各自的保护环互连224。
缝隙通孔栓塞218形成在层间绝缘膜210中，保护环互连220形成在层间绝缘膜212中。缝隙通孔栓塞222形成在层间绝缘膜214中，保护环互连224形成在层间绝缘膜216中。每个层间绝缘膜210、212、214、216包括用作用于停止刻蚀的停止层膜的SiCN膜和用作低-介质-常数-膜的L-Ox膜。
如图11B所示，连接部分103a包括在互连120上依次形成的缝隙通孔栓塞218、保护环互连220、缝隙通孔栓塞222以及保护环互连224。连接部分103a与保护环101、102集成。尽管未示出，连接部分203具有与连接部分103a一样的截面结构。
即使电路区100具有三个或更多互连层，也可以如上所述形成保护环和连接部分以防止水进入电路区100。
下面描述其中在平面图形中使连接部分和保护环连接的方法。如图1B、7B和8B的平面图所示，在上述实施例中使连接部分和保护环彼此垂直地连接。但是，连接部分可以以小于90度的角度连接到保护环，如下所述。
图12示出了其中连接部分倾斜地连接到保护环的半导体器件结构的平面图。
如图12所示，连接部分103a以45度的角度θ1连接到保护环101、102。同样，连接部分203也以45度的角度θ2连接到保护环101、102。尽管图12中角度θ1、θ2是图示为45度，但是它们不局限于45度。
即使连接部分倾斜地连接到保护环，由于每个保护环没有连接的线性图形的数目的是4或更多的结点，因此结点中的铜膜嵌入性与图8B所示的布置情况相同。
在第一至第三实施例中，嵌入互连以及通孔栓塞的层间绝缘膜可以包括除氧化膜以外的低-介质-常数-膜、SiCN膜、SiN膜、SiON膜或那些膜的层叠组合。
在第一至第三实施例中，L-Ox膜用作低-介质-常数-膜。但是，低-介质-常数-膜可以包括至少L-Ox膜、含氢的聚硅氧烷膜、SiOC膜、SiOF膜、SiC膜、有机膜以及那些膜的层叠组合的任何一种。有机膜可以包括MSQ(甲基倍半硅氧烷)膜或BCB(苯并环丁烯)基膜。含氢的聚硅氧烷称为HSQ(氢倍半硅氧烷)。
用于停止刻蚀的停止层膜不局限于SiCN膜，而可以是SiN膜或SiC膜。
电路互连和通孔栓塞和保护环互连以及缝隙通孔可以由铜、铝(Al)、银(Ag)、金(Au)或它们的合金制成。
在第二实施例或第三实施例的任何一个，连接部分可以布置在保护环的拐角处或连接部分的密度可以朝着电路区100的拐角的方向逐渐增大，如同第一实施例的情况一样。
在第一实施例或第二实施例任何一个，可以采用三个或更多互连层，如同第三实施例的情况一样。
尽管使用具体术语描述了本发明的优选实施例，但是这种描述仅仅是说明性目的，应当理解在不脱离以下权利要求的精神范围的条件下可以进行改变和变化。
权利要求
1.一种半导体器件，包括布置在半导体衬底上的电路区；在所述的电路区周围布置的第一保护环，用于防止水从其周围区域进入所述的电路区；在所述的电路区和所述的电路区周围的所述第一保护环之间布置的第二保护环；以及使所述的第一保护环和所述的第二保护环彼此连接以及将夹在所述的第一保护环和所述的第二保护环之间的区域分为多个子区的第一连接部分。
2.根据权利要求1的半导体器件，其中所述的电路区具有一拐角，所述的第一连接部分将对应于所述的电路区的拐角的所述的第二保护环的拐角连接到所述的第一保护环。
3.根据权利要求1的半导体器件，其中所述的电路区具有一个拐角，所述的第一连接部分以朝着所述的电路区拐角的方向逐渐增大的密度隔开。
4.根据权利要求1的半导体器件，还包括在所述的电路区周围的所述第二保护环和所述电路区之间布置的第三保护环；以及使所述的第二保护环和所述的第三保护环彼此连接以及将夹在所述的第二保护环和所述的第三保护环之间的区域分为多个子区的第二连接部分。
5.根据权利要求4的半导体器件，其中使所述的第一连接部分连接到所述的第二保护环的结点和所述的第二连接部分连接到所述的第二保护环的结点彼此未对准。
6.根据权利要求1的半导体器件，还包括在所述的电路区周围的所述第二保护环和所述电路区之间布置的第三保护环；以及使所述的第二保护环和所述的第三保护环彼此连接以及将夹在所述的第二保护环和所述的第三保护环之间的区域分为多个子区的第二连接部分；所述的第二保护环、所述的第一连接部分以及所述的第二连接部分在以不同的方向延伸的连接线性图形的数目是3的结点处使彼此连接。
7.根据权利要求1的半导体器件，其中所述的电路区包括具有低于氧化膜的介电常数的第一绝缘膜和层叠在所述的第一绝缘膜上且膜质量不同于所述的第一绝缘膜的第二绝缘膜，以及所述第二保护环覆盖所述的第一绝缘膜的侧边和所述的第一绝缘膜和所述的第二绝缘膜之间的缝隙。
8.根据权利要求7的半导体器件，其中所述的第一绝缘膜包括阶梯型氢化硅氧烷膜、含氢的聚硅氧烷膜、SiOC膜、SiOF膜、SiC膜和有机膜的至少一种。
9.根据权利要求4的半导体器件，其中所述的电路区具有一拐角，以及所述的第二连接部分将对应于所述的电路区的拐角的所述的第三保护环的拐角连接到所述的第二保护环。
10.根据权利要求4的半导体器件，其中所述的电路区具有一个拐角，所述的第二连接部分以朝着所述的电路区拐角的方向逐渐地增大的密度隔开。
11.根据权利要求4的半导体器件，其中所述的电路区包括具有低于氧化膜的介电常数的第一绝缘膜和层叠在所述的第一绝缘膜上且膜质量不同于所述的第一绝缘膜的第二绝缘膜，以及所述第三保护环覆盖所述的第一绝缘膜的侧边和所述的第一绝缘膜和所述的第二绝缘膜之间的缝隙。
12.根据权利要求11的半导体器件，其中所述的第一绝缘膜包括阶梯型氢化硅氧烷膜、含氢的聚硅氧烷膜、SiOC膜、SiOF膜、SiC膜和有机膜的至少一种。
全文摘要
一种半导体器件具有围绕电路区的第一保护环，布置在电路区和第一保护环之间的第二保护环以及连接第一保护环和第二保护环的第一连接部分。夹在第一保护环和第二保护环之间的区域被第一连接部分分为多个子区。即使第一保护环部分地损坏，从外部进入的水仅进入邻接第一保护环的损坏部分的子区。
文档编号H01L21/02GK1542911SQ20041003218
公开日2004年11月3日 申请日期2004年4月1日 优先权日2003年4月1日
发明者富田隆治, 黑川哲也, 石上隆司, 井口学, 上野和良, 关根诚, 也, 司, 良 申请人:恩益禧电子股份有限公司