专利名称：采对角布局的内联机结构的制作方法
技术领域：
本发明涉及一种半导体集成电路的制造技术，特别涉及一种可以改良采对角布局内联机结构的集成电路效能的技术。
背景技术：
如该行业者所知，芯片中的微晶体管电子组件通常是藉由多层采格状或直角方式布局逻辑的内联机结构构成电连结组态。这种内联机方式又被业界泛称为「曼哈顿(Manhattan)」布局，乃取其类似城市中的方正格状街道之意。而不同层之间的内联机导线则是藉由在Y轴方向的内联机金属组件，或者又称为介层插塞(via)，始能构成让电子信号畅通的路径。
数年来，芯片制造业者克服了许多技术障碍，加上不断地改良制程工艺，例如从0.18微米制程、0.13微米制程，到90纳米世代或更小，而达成使芯片体积更加微小化的目的，也使得芯片中的内联机路径更为缩短。为了使运算速度更为提升，芯片制造业者使用了许多方法，例如采用铜制程取代传统的铝金属、采用硅覆绝缘(SOI)基板制作半导体组件、采用应变硅(strainedsilicon)技术以及低介电常数材料等等。然而，尽管使用了前述这些先进技术，在内联机布局上仍始终维持着传统的格状绕线逻辑，而未采用两组件之间最近的直线布局或对角(diagonal)布局。
在传统的「曼哈顿」布局逻辑中，每一金属导线层有其较佳的固定配线布局方向，各层导线可沿着其相对的方向被画出，举例来说，若第一层导线的较佳配线方向为水平方向，则在其上的第二层导线的配线方向即呈垂直方向，并依此类推。虽然在另一领域的印刷电路板制程中配线方向有呈对角布局者，然而，却未曾被应用在芯片设计领域中。这是由于芯片的线路设计相较于电路板设计更加地复杂精细，且每单一芯片中含有更多的整合组件，需要一并考量。
在2001年，数家处理器厂商以及设备商组成的半导体供应炼协会组织the X initiative，决定克服传统在内联机上的布局限制，而让芯片设计者能够在水平或垂直方向之外，多了在对角方向的选择性，同时并将这种概念称为「X结构(X Architecture)」，而采「X结构」做内联机布局的芯片又称做「X芯片」。相较于传统采用「曼哈顿」布局逻辑的芯片，采用「X结构」的相同芯片显然需要较短的导线长度、较少的介层插塞数目，因此也较节省成本。
然而，尽管有着上述优点，这种先进的「X结构」内联机布局逻辑仍有一些缺点犹待克服与改善，才能使芯片的效能与操作时的可靠度进一步被提升。
发明内容
据此，本发明的主要目的在提供一种改良的内联机结构或内联机布局，可以改良芯片的运作效能以及可靠度。
为达前述的发明目的，本发明的第一较佳实施例提供一种内联机布局，包含有沿着垂直方向延伸的下层金属导线层(Metal_n)；沿着水平方向的45度角方向斜向延伸的上层金属导线层(Metal_n+1)；以及截面积大小互不相等的第一与第二金属介层插塞，设在该下层金属导线层与该上层金属导线层之间，用以电连接该上、下金属导线层，其中该第一金属介层插塞的截面积大于该第二金属介层插塞的截面积，藉此补偿通过该下层金属导线层或该上层金属导线层的不均匀电流阻塞现象。
本发明的第二较佳实施例披露一种内联机布局结构，包含有沿着Y轴垂直方向延伸的下层金属导线层(Metal_n)；沿着X轴水平方向的45度角方向斜向延伸的上层金属导线层(Metal_n+1)；以及多个截面积大小约略相等的金属介层插塞，设在该下层金属导线层与该上层金属导线层之间，用以电连接该上、下金属导线层，该多个金属介层插塞是从下层金属导线层的左缘至右缘在排列上采由密到疏的方式排列成单一列组态。
为了能更近一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而所附图式仅供参考与辅助说明用，并非用来对本发明加以限制者。
图1示出了本发明第一较佳实施例在集成电路中使用「X结构」(从第(n+1)层金属层开始)以及「曼哈顿」布局(从第1层金属到第(n)层金属)的部分金属内联机布局的放大上视示意图。
图2示出了本发明第二较佳实施例在集成电路中使用「X结构」(从第(n+1)层金属层开始)的部分金属内联机布局的放大上视示意图。
图3示出了在集成电路中典型使用「X结构」的部分金属内联机布局的放大上视示意图。
附图符号说明10内联机结构100、200内联机布局12下层金属导线层14上层金属导线层16等电位位置24a-24e金属介层插塞124a-124e金属介层插塞224a-224e金属介层插塞具体实施方式
请参阅图3，其绘示的是在集成电路中典型使用「X结构」的部分金属内联机布局的放大上视示意图。如图3所示，内联机结构10包含有下层金属导线层12(其在图3中以“Metal_n”表示，其中n代表下层金属导线层12在集成电路芯片中的所处内联机层数)，下层金属导线层12并沿着垂直方向或者图中参考坐标的Y轴方向延伸。内联机结构10另包含有沿着水平方向的45度角或者图中参考坐标X轴的45度角方向斜向延伸的上层金属导线层14(其在图3中以“Metal_n+1”表示)，以及多个截面积大小约略相等的金属介层插塞24a-24e，设在下层金属导线层12与上层金属导线层14之间，用以电连接上、下金属导线层。其中金属介层插塞24a-24e在此例中为矩形截面，具有边长d，且两相邻金属介层插塞之间的间距也大致相等(传统的布局规则)。为方便说明，在图中并未绘示金属层间介电层。
在操作时，上层金属导线层14可能接至等电位，如此使得电流可经由下层金属导线层12、金属介层插塞24a-24e，以及上层金属导线层14所构成的导电路径完成电子信号的传递，反之亦然。然而，上述的内联机结构10的问题之一是电流在通过上层金属导线层14时，却会有不均匀电流阻塞现象发生，而可能因此导致组件操作时的可靠度问题。
为了解释这种不均匀电流阻塞现象，图3中以五条不同的路径作为说明，分别是路径A、路径B、路径C、路径D以及路径E。这五条路径是分别针对导通下层金属导线层12与上层金属导线层14的金属介层插塞24a-24e，其中由于路径A介于等电位位置16以及金属介层插塞24a之间的距离为最长，因此它比较其它的路径而言也就具有最大的路径电阻。理论上，以这五个路径互相比较，路径电阻最大的是路径A，其次为路径B，再其次为路径C，然后为路径D，最小为路径E。由此可知，上层金属导线层14在操作时显然在其宽度方向W上，表现出大小不同的电阻梯度，这造成电流将选择流过电阻最小的路径，也就是在此例中的路径E，导致信号延迟、效能上的减损与可靠度等问题。
本发明的主要目的即是在提出新的布局规则或方法，以及新的结构，应用在采行「X结构」内联机布局逻辑的集成电路制造技术中，而能够改善前述的不均匀电流阻塞现象。通常，前述的不均匀电流阻塞现象发生在第一层对角斜向配线的金属导线层(通常为IC中的8或9层内联机结构中的第4或第5层金属)，以及在第一层对角斜向配线的金属导线层下一层采「曼哈顿」布局逻辑的金属层(通常为IC中的8或9层内联机结构中的第3或第4层金属，但不限于此)之间。
接着，请参阅图1，其绘示的是本发明第一较佳实施例在集成电路中使用「X结构」(从第(n+1)层金属层开始)以及「曼哈顿」布局(从第1层金属到第(n)层金属，例如n＝3)的部分金属内联机布局100的放大上视示意图。为简化说明，图中的金属层间介电层并未标示出来。如图1所示，内联机结构100包含有沿着垂直方向或者图中参考坐标的Y轴方向延伸的下层金属导线层12(以”Metal_n”表示)、沿着水平方向的45度角或者图中参考坐标X轴的45度角方向斜向延伸的上层金属导线层14(以“Metal_n+1”表示)，以及多个截面积大小不相等的金属介层插塞124a-124e，设在下层金属导线层12与上层金属导线层14之间，用以电连接上、下金属导线层。在此实施例中，金属介层插塞124a-124e是从下层金属导线层12的左缘至右缘排列成单一列组态。在其它实施例中，金属介层插塞124a-124e亦可以做45度旋转，但不限于此。
在此实施例中，金属介层插塞124a-124e在布局图上呈矩形截面。相较于图3中大小相等的金属介层插塞24a-24e，金属介层插塞124a-124e是经过重新改变尺寸，以补偿前述的不均匀电流阻塞现象。如前所述，由于路径电阻最大的是路径A，其次为路径B，再其次为路径C，然后为路径D，最小为路径E，上层金属导线层14在操作时会在其宽度方向W上，表现出大小不同的电阻梯度，造成电流将选择流过电阻最小的路径，为补偿这个电阻梯度差异，本发明将金属介层插塞124a的尺寸d1相较于位于金属介层插塞124a右侧的其它金属介层插塞124b-124e调整至最大，然后将金属介层插塞124b的尺寸调整为次大，然后依序向下修正金属介层插塞124c-124e的尺寸。结果如图1所示，金属介层插塞124a-124e的尺寸，以d1-d5表示，其大小依序为d1＞d2＞d3＞d4＞d5。由于金属介层插塞124a的尺寸最大，因此在操作时，较多的电流会通过金属介层插塞124a，而得以补偿上层金属导线层14的电阻梯度差异。
请参阅图2，其绘示的是本发明第二较佳实施例在集成电路中使用「X结构」(从第(n+1)层金属层开始)的部分金属内联机布局200的放大上视示意图。图中的金属层间介电层并未标示出来。如图2所示，内联机结构200同样包含有沿着垂直方向或者图中参考坐标的Y轴方向延伸的下层金属导线层12(以”Metal_n”表示)、沿着水平方向的45度角或者图中参考坐标X轴的45度角方向斜向延伸的上层金属导线层14(以”Metal_n+1”表示)，以及多个截面积大小约略相等的金属介层插塞124a-124e，设在下层金属导线层12与上层金属导线层14之间，用以电连接上、下金属导线层。金属介层插塞124a-124e是从下层金属导线层12的左缘至右缘排列成单一列组态。
在此实施例中，金属介层插塞124a-124e在布局图上仍然呈矩形截面状，但不限于此。相较于图3中大小相等的金属介层插塞24a-24e，金属介层插塞124a-124e虽然也是大小相同，但是却是经过重新排列，以补偿前述的不均匀电流阻塞现象。其中，金属介层插塞124a与金属介层插塞124b之间的距离以符号S1表示，金属介层插塞124b与金属介层插塞124c之间的距离以符号S2表示，金属介层插塞124c与金属介层插塞124d之间的距离以符号S3表示，而金属介层插塞124d与金属介层插塞124e之间的距离以符号S4表示。由于路径电阻最大的是路径A，其次为路径B，再其次为路径C，然后为路径D，最小为路径E，上层金属导线层14在操作时会在其宽度方向W上，表现出大小不同的电阻梯度，造成电流将选择流过电阻最小的路径，为补偿这个电阻梯度差异，本发明将金属介层插塞124a与金属介层插塞124b之间的距离S1调整至最小，然后依序向上修正金属介层插塞124b与金属介层插塞124c之间的距离S2、金属介层插塞124c与金属介层插塞124d之间的距离S3以及金属介层插塞124d与金属介层插塞124e之间的距离S4。结果如图2所示，S1＜S2＜S3＜S4，使位于同一列的金属介层插塞124a-124e在排列上采由密到疏的方式，因此在操作时，较多的电流会通过路径A或B，而得以补偿上层金属导线层14的电阻梯度差异。
在本发明的其它实施例中，也可以有第二列的金属介层插塞，其与前述实施中的前一列介层插塞平行排列，并且可与前一列的介层插塞同样以由密到疏的方式排列布局。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种内联机布局，包含有沿着垂直方向延伸的下层金属导线层；沿着水平方向的45度角方向斜向延伸的上层金属导线层；以及截面积大小互不相等的第一与第二金属介层插塞，设在该下层金属导线层与该上层金属导线层之间，用以电连接该上、下金属导线层，其中，该第一金属介层插塞的截面积大于该第二金属介层插塞的截面积，藉此补偿通过该下层金属导线层或该上层金属导线层的不均匀电流阻塞现象。
2.如权利要求1所述的内联机布局，其中，该第一与第二金属介层插塞具有矩形截面。
3.如权利要求1所述的内联机布局，其中，该上层金属导线层具有等电位位置，且该第一金属介层插塞与该等电位位置的距离大于该第二金属介层插塞与该等电位位置的距离。
4.一种内联机布局结构，包含有沿着Y轴垂直方向延伸的下层金属导线层；沿着X轴水平方向的45度角方向斜向延伸的上层金属导线层；以及多个截面积大小约略相等的金属介层插塞，设在该下层金属导线层与该上层金属导线层之间，用以电连接该上、下金属导线层，该多个金属介层插塞是从下层金属导线层的左缘至右缘在排列上采由密到疏的方式排列成单一列组态。
全文摘要
本发明内联机结构包括有沿第一方向配置的下层金属导线层(Metal_n)、沿着与第一方向正交的第二方向呈45度对角配置的上层金属导线层(Metal_n+1)，以及至少两个不同大小的第一介层插塞与第二介层插塞用来使下层金属导线层与上层金属导线层构成电连接组态，其中该第一介层插塞的截面较该第二介层插塞的截面大，藉此补偿流通过下层金属导线层或上层金属导线层的不均匀电流。
文档编号H01L21/70GK1783475SQ200410098229
公开日2006年6月7日 申请日期2004年11月30日 优先权日2004年11月30日
发明者许育豪 申请人:联华电子股份有限公司