专利名称：局部放电减少的绝缘功率半导体模块及制造方法
技术领域：
在此描述的发明涉及半导体装置领域。特别地，本发明涉及如在独立权利要求前序部分中所述的用于具有减少的局部放电行为的功率半导体模块的制造方法以及具有减少的局部放电行为的功率半导体模块。
背景技术：
不完全桥接电装置或模块的电极的放电被称为局部放电。高压(HV)元件和设备，如HV电容器、HV线缆、HV变压器、HV绝缘功率模块，特别是功率半导体模块等，由于局部放电而特别易于失效。尽管这种放电量值通常是小的，但它们导致渐进的劣化，并可导致半导体装置或模块的最终失效。
在填充有硅胶(silicone gel)的绝缘HV模块中受到局部放电显著影响的元件是嵌入在硅胶中的金属化陶瓷衬底。其原因之一是金属化边缘处锐利结构的电场的增强。
另外，用来确保模块内部电绝缘的硅胶不是抗湿的绝对阻挡，并且其与陶瓷衬底的粘附通常是不完美的。在模块工作期间，所引起的凝胶分层和/或由吸湿和随后由于加热引起蒸发而导致的气泡的存在可导致严重的局部放电活动。
这些问题可通过引入覆盖设置在陶瓷衬底上的金属化的边界的电绝缘聚酯(polyester)或环氧树脂得到部分克服，如美国专利US6,201,696B1中所述。然而，由于陶瓷衬底和金属化的表面粗糙度，空气填充的小腔在金属化时将残留于金属化边界附近。该问题在PCT申请WO01/87500A2中描述。为克服所述问题，WO01/87500A2建议对在陶瓷衬底和/或金属化边缘上设置的涂覆液体施加增加的压力以迫使所述涂覆液体进入所述腔。
另外，陶瓷衬底上金属化的布局通常通过蚀刻过程获得，该蚀刻过程通常造成具有许多金属不均匀性的边界，其又会导致模块工作过程中的局部高场密度。当施加硅胶涂覆时，在这种关键位置粘附是不好的，并且经常存在气泡，导致PD活动。
发明内容
本发明的目的是提供一种用于制造开始所提及种类的功率半导体模块的方法，其中局部放电的发生得到有效减少。本发明的另一个目的是提供对应的功率半导体模块。
所述目的通过根据权利要求1的用于制造功率半导体模块的方法以及根据权利要求7的功率半导体模块来实现。
根据本发明，在根据权利要求1的用于制造功率半导体模块的方法中，很少量的低粘度单体或低聚体(oligomer)被设置在由第一导电层和电绝缘衬底的周边区域形成的第一拐角。要设置的量和粘度必须选择得足够低以使所述单体或低聚体能够蔓延到可存在于第一导电层边缘附近的电绝缘衬底和第一导电层之间的任何腔中。优选地，选择粘度v，使得v≤1.0Pa·s，优选地，v＜0.5Pa·s。所述单体或低聚体随后将聚合并形成聚合物，其可随时间自动发生或者可通过对单体或低聚体的物理或化学处置来引起。因此没有气体填充的腔将残存在电绝缘衬底、设置在其上的第一导电层和所述聚合物之间。另外，由单体或低聚体聚合产生的第一绝缘材料将用作导电层边界处的湿度阻挡(humidity barrier)。因此，所得到的模块展示减少的局部放电，而不需要附加的工艺步骤，如施加高压力等。
根据本发明，在根据权利要求7的半导体模块中，聚酰亚胺(polyimide)作为第一绝缘材料被提供在电绝缘衬底的周边区域和设置在所述衬底上的导电层形成的拐角。聚酰亚胺优选地通过聚合对应的单体或低聚体形成，因此允许以成本有效的方式制造所述功率半导体模块。
参考示例的实现并结合附图，本发明将在以下文字中得到更为详细的说明，在附图中图1a-e示出根据本发明的制造功率半导体模块的方法的实例，图2a-f示出根据本发明的制造功率半导体模块的方法的可替换的实施例，图3示出根据本发明的功率半导体模块的底部，图4示出根据本发明的功率模块的一个优选实施例的底部，图5示出根据本发明的功率模块的另一个优选实施例的底部，图6示出根据本发明的功率模块的另一个优选实施例。
附图中所用的参考符号在参考符号列表中得以说明。
具体实施例方式
图1a-e示出根据本发明的制造功率半导体模块的方法实例。起始点是如图1a所示的电绝缘陶瓷衬底2，在其上已设置顶部金属化层4和底部金属化层3。顶部金属化层4只覆盖陶瓷衬底2顶部表面的一部分，以便通过顶部金属化层4和陶瓷衬底2形成第一拐角24。相似地，底部金属化层4只覆盖陶瓷衬底2底部表面的一部分，以便形成第二拐角23。然后如图1b所示，低粘度的聚酰亚胺前体(precursor)51被施加在拐角24。优选地，聚酰亚胺前体51包含例如N-甲基-2-吡咯烷酮(N-methyl-2-pyrrolidone)的溶剂中的聚酰胺酸(polyamic acid)，以得到v≤1.0Pa·s的粘度v。所述施加优选地通过滴分配(drop dispensing)而完成。聚酰亚胺前体51具有高的毛细作用并且包含内置的粘附促进剂(promoter)，优选地是硅氧烷基的(siloxane based)，以便改善对金属和陶瓷二者的粘附能力。
通过仅施加少量的前体51，即单滴，可以避免封入小气泡。毛细力(capillary force)将沿着金属化和陶瓷之间的交界处来分布前体，并将确保最小的间隙也将填充有绝缘材料。正如好的焊接接合带(solder jointfillet)，由于毛细分布，所述前体将为凹形。如果较大量的前体被倾倒在拐角区域各处，由金属化层和陶瓷衬底间的小间隙而导致的气泡将被封入。在高压应用中，这种气泡可导致半导体装置的加速老化和破坏。
聚酰亚胺前体51然后通过施加高温，典型地200-350℃几十分钟，优选地1个小时左右而固化。作为固化的结果，聚酰亚胺前体51将通过包含在聚酰亚胺前体51中的单体和/或低聚体的聚合形成聚酰亚胺5，如图1c所示。在随后的步骤中，半导体芯片6被焊接在顶部金属化层4上。如图1d所示的结果配置将在以下称为芯片载体。在图1e所示的下一步骤中，所述芯片载体被接合在底板11上。这优选地通过低温焊接来完成，但是高温焊接也可以使用。优选地，在已经安装半导体芯片6之后，按本领域技术人员所公知的方式，例如通过线接合将功率端子和/或连接线附着到半导体和/或顶部金属化层4。然后将壳体侧壁12粘到底板11上。所得到的模块壳体的底部然后被填充以硅胶8，以便顶部金属化层4、半导体芯片6、陶瓷衬底2和聚酰亚胺5被硅胶8覆盖。优选地，硅胶8随后以高温硬化。
正如本领域的技术人员将能够理解的，在根据本发明的方法中工艺步骤可互换。图2a-f示出根据本发明的方法的可替换实施例。在这种情况下，在第一步骤，电绝缘衬底2被接合到底板11上，所述接合通过设置在陶瓷衬底2和底板11间的金属化底层3得以建立。在如图2c所示的下一个工艺步骤中，顶部金属化层4在陶瓷衬底2顶部表面的一部分上形成。在如图2d中所示的后续步骤中，半导体芯片6被接合到顶部金属化层4上。然后如图2e中所示，聚酰亚胺前体51被设置在由顶部金属化层4和陶瓷衬底2形成的拐角24。然后如图2f中所示，通过把壳体侧壁12附着到底板11来形成模块壳体的底部。之后，又包括顶部金属化层4、半导体芯片6、陶瓷衬底2、和聚酰亚胺5的芯片载体被填充到模块壳体底部中的硅胶8覆盖。
在根据本发明的方法的优选变化中，在将硅胶8填充到壳体的底部之前，底料(primer)被设置在顶部金属化层4、半导体芯片6和陶瓷衬底2的至少部分上。优选地，所使用的底料是具有低粘度的液体，并且优选地包含溶剂中的反应性硅树脂(reactive silicone resin)。在施加底料之后，并且在溶剂蒸发之后，在室温或高温暴露到大气湿度来形成刚性树脂膜7。这种刚性树脂膜7执行两个功能粘附到芯片载体和硅胶8两者。优选地，刚好在将硅胶8填充到壳体的底部之前施加底料，但是有利地也可以通过把芯片载体浸入底料来施加，优选地在将其安装到底板11之后。
在所述方法的另一个优选变化中，陶瓷衬底2的至少一个周边底部区域保持不被底部金属化层3覆盖。所述聚酰亚胺前体随后被设置在由底部金属化层3和陶瓷衬底2的周边底部区域形成的第二拐角23。
在所述方法的另一个优选变化中，芯片载体不被安装在底板11上。在该变化中，通过固定装置，优选地是粘带或箔(foil)，将芯片载体保持在相对于壳体顶部的位置，通过所述壳体顶部的孔将硅胶8附着到芯片载体。在硅胶8固化之后，粘带或箔被移除。这允许模块安装在冷却器(cooler)上，而不需要陶瓷衬底2和该冷却器之间的底板11，这将导致改进的热接触。
图3示出根据本发明的功率半导体模块的底部。其上已设置底部金属化层3和底部金属化层4的电绝缘陶瓷衬底2被接合到底板11上，该底板与由电绝缘材料构成的侧壁12一起形成壳体底部。在底部金属化层3和底板11之间所设置的是建立接合的第一焊接层，所述的第一焊接层未在图3中示出。半导体芯片6通过第二焊接层安装到顶部金属化层4上，所述的第二焊接层未在图3中示出。聚酰亚胺5被提供在由顶部金属化层4和陶瓷衬底2形成的拐角24。顶部金属化层4、半导体芯片6、陶瓷衬底2和聚酰亚胺5被硅胶8覆盖。优选地，聚酰亚胺具有高的相对介电常数，即□r＞3.0。优选地，它也具有高的温度稳定性，即它将承受住高至至少300℃的温度，和/或高介电强度，即它将经受住高达15kV/mm的电场。优选地，它也有低吸湿性。
图4示出根据本发明的功率模块的一个优选实施例的底部。已经在底料暴露在大气湿度和/或高温时所形成的刚性树脂膜7被设置在一侧的陶瓷衬底2的周边区域、半导体芯片6、聚酰亚胺5和顶部金属化层4的顶部表面和另一侧的硅胶8之间。
图5示出根据本发明的功率模块的另一个优选实施例的底部。在所述实施例中，聚酰亚胺9作为第三绝缘材料也被提供在由底部金属化层3和陶瓷衬底2的底部表的周边区域形成的第二拐角23。这进一步减少了模块内的局部放电。
图6示出根据本发明的功率模块的另一个优选实施例。所述实施例包括刚性树脂膜7以及设置在第二拐角23的聚酰亚胺9二者。所述图中还示出用于模块电连接的壳体顶板13、第一功率端子15、第二功率端子16和控制端子17。第一和第二功率端子15，16分别接触顶部金属化层4以及半导体芯片6的第一主电极，而控制端子17接触半导体芯片6的栅垫(gate pad)。所有端子通过顶板13中的开口。
参考符号列表11 Bottom plate 底板12 Housing side walls 壳体侧壁13 Top plate 顶板15，16 First，second power terminal 第一、第二功率端子17 Control terminal 控制端子2 Eletreically insulating substrate，ceramic substrate 电绝缘衬底，陶瓷衬底24 First corner 第一拐角23 Second corner 第二拐角3 Second electrically conductive layer，bottom metallization layer 第二导电层，底部金属化层4 First electrically conductive layer，first metallization layer 第一导电层，顶部金属化层5 First electrically insulating material，polyimide 第一电绝缘材料，聚酰亚胺51 Precursor of first electrically insulating material，polyimide 第一电绝缘材料，聚酰亚胺的前体，6 Semiconductor chip 半导体芯片7 Rigid layer of resin 刚性树脂层8 Sencond electrically insulating material，Silicone gel 第二电绝缘材料，硅胶9 Third electrically insulating material，polyimide 第三电绝缘材料，聚酰亚胺权利要求书(按照条约第19条的修改)1.一种用于组装功率半导体模块的方法，包括以下步骤在电绝缘衬底(2)的顶部表面的至少一个部分上设置第一导电层(4)，使得所述电绝缘衬底(2)的至少一个周边顶部区域保持不被所述第一导电层(4)覆盖；在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的第一拐角区域(24)设置第一电绝缘材料(5)的前体(51)；聚合所述第一电绝缘材料(5)的前体(51)以形成所述第一电绝缘材料(5)；将半导体芯片(6)接合到所述第一导电层(4)上；将所述电绝缘衬底(2)接合到底板(11)上；至少部分地利用第二电绝缘材料(8)覆盖所述半导体芯片(6)、所述电绝缘衬底(2)、所述第一导电层(4)以及所述第一电绝缘材料(5)；特征在于所述第一电绝缘材料(5)的前体(51)是当聚合时形成聚合物的低粘度的单体或低聚体，并且少量的所述前体(51)被施加到所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域的交界处，而所述前体的量是如此小以至于没有空气间隙被封在所述导电层(4)和所述电绝缘衬底(2)之间，并且所述前体沿所述交界处分布，并且设置在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的拐角区域的所述前体(51)的表面被形成为凹形的。
2.如权利要求1的方法，特征在于滴分配机制被用于将前体(51)滴施加到所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域的交界处，并且所述前体通过毛细力沿所述接合处来分布自己。
3.如权利要求1的方法，特征在于，在施加所述第二电绝缘材料(8)之前，所述电绝缘衬底(2)被接合到底板(11)上。
4.如前述权利要求之一的方法，进一步包括以下步骤在所述底板(11)和所述电绝缘衬底(2)的底部表面的至少一个部分之间设置至少一个第二导电层(3)，以便选择性地暴露所述电绝缘衬底(2)的至少一个周边底部区域；以及在由所述第二导电层(3)和所述电绝缘衬底(2)的周边底部区域形成的第二拐角(23)设置第三电绝缘材料的前体。
5.如前述权利要求之一的方法，特征在于所述第三电绝缘材料的前体与所述第一电绝缘材料的前体相同。
6.如前述权利要求之一的方法，特征在于，在所述第二绝缘材料被附着之前，底料被设置以至少部分覆盖所述半导体芯片(6)、所述电绝缘衬底(2)、所述第一导电层(4)及所述第一电绝缘材料(5)。
7.一种功率半导体模块，包括电绝缘衬底(2)；第一导电层(4)，设置在所述电绝缘衬底(2)的顶部表面的至少一个部分上以便选择性地暴露所述电绝缘衬底(2)的至少一个周边顶部区域；至少一个半导体功率芯片，接合在所述导电层(4)上；电绝缘衬底(2)，接合在底板上(11)；第一电绝缘材料(5)，设置在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的拐角区域；第二绝缘材料(8)，至少部分地包埋所述半导体功率芯片、所述电绝缘衬底(2)、所述第一导电层(4)及所述第一电绝缘材料(5)；特征在于所述第一电绝缘材料(5)是聚酰亚胺；并且设置在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的拐角区域的所述第一电绝缘材料(5)的表面是凹形的。
8.如权利要求7的功率半导体模块，特征在于所述电绝缘衬底(2)安装在底板(11)上。
9.如权利要求7或8的功率半导体模块，特征在于，至少一个第二导电层(3)设置在所述底板(11)和所述电绝缘衬底(2)的底部表面的至少一个部分之间，以便选择性地暴露所述电绝缘衬底(2)的至少一个周边底部区域；并且第三绝缘材料(9)设置在由所述第二导电层(3)和所述电绝缘衬底(2)的周边底部区域形成的第二拐角(23)。
10.如权利要求7、8或9的功率半导体模块，特征在于，刚性树脂层(7)被提供在所述第二电绝缘材料(8)及所述半导体芯片(6)、所述衬底(2)、所述第一导电层(4)和所述第一电绝缘材料(5)之间。
权利要求
1.一种用于组装功率半导体模块的方法，包括以下步骤在电绝缘衬底(2)的顶部表面的至少一个部分上设置第一导电层(4)，使得所述电绝缘衬底(2)的至少一个周边顶部区域保持不被所述第一导电层(4)覆盖；在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的第一拐角区(24)设置第一电绝缘材料(5)的前体(51)；聚合所述第一电绝缘材料(5)的前体(51)以形成所述第一电绝缘材料(5)；将半导体芯片(6)接合到所述第一导电层(4)上；将所述电绝缘衬底(2)接合到底板(11)上；至少部分地利用第二电绝缘材料(8)覆盖所述半导体芯片(6)、所述电绝缘衬底(2)、所述第一导电层(4)以及所述第一电绝缘材料(5)；特征在于所述第一电绝缘材料(5)的前体(51)是当聚合时形成聚合物的低粘度的单体或低聚体，并且少量的所述前体(51)被施加到所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域的交界处。
2.如权利要求1的方法，特征在于滴分配机制被用于将前体(51)滴施加到所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域的交界处，并且所述前体通过毛细力沿所述交界处来分布自己。
3.如权利要求1的方法，特征在于，在施加所述第二电绝缘材料(8)之前，所述电绝缘衬底(2)被接合到底板(11)上。
4.如前述权利要求之一的方法，进一步包括以下步骤在所述底板(11)和所述电绝缘衬底(2)的底部表面的至少一个部分之间设置至少一个第二导电层(3)，以便选择性地暴露所述电绝缘衬底(2)的至少一个周边底部区域；以及在由所述第二导电层(3)和所述电绝缘衬底(2)的周边底部区域形成的第二拐角(23)设置第三电绝缘材料的前体。
5.如前述权利要求之一的方法，特征在于所述第三电绝缘材料的前体与所述第一电绝缘材料的前体相同。
6.如前述权利要求之一的方法，特征在于，在所述第二绝缘材料被附着之前，底料被设置以至少部分覆盖所述半导体芯片(6)、所述电绝缘衬底(2)、所述第一导电层(4)及所述第一电绝缘材料(5)。
7.一种功率半导体模块，包括电绝缘衬底(2)；第一导电层(4)，设置在所述电绝缘衬底(2)的顶部表面的至少一个部分上以便选择性地暴露所述电绝缘衬底(2)的至少一个周边顶部区域；至少一个半导体功率芯片，安装在所述导电层(4)上；第一电绝缘材料(5)，设置在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的拐角区域；第二绝缘材料(8)，至少部分地包埋所述半导体功率芯片、所述电绝缘衬底(2)、所述第一导电层(4)及所述第一电绝缘材料(5)；特征在于所述第一电绝缘材料(5)是聚酰亚胺；并且设置在由所述第一导电层(4)和所述电绝缘衬底(2)的所述周边区域形成的拐角区域的所述第一电绝缘材料(5)的表面是凹形的。
8.如权利要求7的功率半导体模块，特征在于所述电绝缘衬底(2)安装在底板(11)上。
9.如权利要求7或8的功率半导体模块，特征在于，至少一个第二导电层(3)设置在所述底板(11)和所述电绝缘衬底(2)的底部表面的至少一个部分之间，以便选择性地暴露所述电绝缘衬底(2)的至少一个周边底部区域；并且第三绝缘材料(9)设置在由所述第二导电层(3)和所述电绝缘衬底(2)的周边底部区域形成的第二拐角(23)。
10.如权利要求7、8或9的功率半导体模块，特征在于，刚性树脂层(7)被提供在所述第二电绝缘材料(8)及所述半导体芯片(6)、所述衬底(2)、所述第一导电层(4)和所述第一电绝缘材料(5)之间。
全文摘要
描述了一种用于组装局部放电行为减少的功率半导体模块的方法。该方法包括以下步骤将绝缘衬底接合到底板(11)上；在所述绝缘衬底(2)的一部分上设置第一导电层(4)，使得所述绝缘衬底(2)的至少一个周边顶部区域保持不被所述第一导电层(4)覆盖；将半导体芯片(6)接合到所述第一导电层(4)上；在由所述第一导电层(4)和所述绝缘衬底(2)的所述周边区域形成的第一拐角(24)设置第一绝缘材料(5)的前体(51)；聚合所述第一绝缘材料(5)的前体(51)以形成所述第一绝缘材料(5)；至少部分地利用第二电绝缘材料(8)覆盖所述半导体芯片(6)、所述衬底(2)、所述第一导电层(4)以及所述第一绝缘材料(5)。根据本发明，所述第一绝缘材料(5)的前体(51)是低粘度的单体或低聚体，其在聚合时形成聚合物。还公开了一种局部放电行为减少的半导体模块。
文档编号H01L23/498GK1774801SQ200480009083
公开日2006年5月17日 申请日期2004年4月1日 优先权日2003年4月2日
发明者阿米纳·哈米迪, 沃尔夫冈·克纳普, 勒克·迈森奇, 赫尔穆特·克泽尔 申请人:Abb研究有限公司