专利名称：熔丝电路及具有静电放电保护的电性熔丝电路的制作方法
技术领域：
本发明是有关于一种半导体电性熔丝装置，特别是有关于电性熔丝的保护，以避免意外地烧录以及静电放电。
背景技术：
近来，具有高密度、高可靠度以及大规模集成电路的次微米半导体装置需求量逐渐增加。这些半导体装置需要较强的晶体管及电路效能、高可靠度、以及较强的制造生产能力。
一般而言，包含这些半导体装置的集成电路具有激光熔丝(laser fuse)，是使用来提供修复。激光熔丝通过激光聚集来激发低能量而被编程，借此融化激光熔丝并烧断部分激光熔丝。烧断的熔丝接着使用来修复集成电路中一或多部分。举例来说，在制造程序的测试时间，于每一个别集成电路自半导体晶圆上割离前，通常使用激光熔丝。大多集成电路具有内建测试装置，用以侦测在制造期间中所造成的任何错误，并将此信息通知给外部技术人员。
然而，使用此方法需花费较长的时间，且易发生操作人员的失误。此外，由于激光熔丝具有较大的物理尺寸，其会占用晶圆中太多的空间。在近来的次微米设计中，这些激光熔丝的大尺寸成为重要议题。
另一种修补集成电路的方法是使用电性熔丝。电性熔丝比激光熔丝较常被使用，这是因为电性熔丝可以配置在晶片的金属结构上的任何地方，因此，可允许在单一晶片上使用数千个熔丝。电性熔丝的设计原理是，当较大电流通过电性熔丝时，电性熔丝会断裂。通过在测试时烧断电性熔丝，技术人员可以监测并调整其功能，以改善其品质、效能以及能料消耗，而不需太多的人为干预。
然而，目前没有有效的方法可避免电性熔丝发生错误编程。因为电性熔丝的物理结构非常小而且脆弱，因此，一般电阻值大约在100欧姆范围内变化，此外，具有如此小电阻值的装置对于静电放电(electrical static discharge，ESD)非常敏感，并浮接配置于集成电路内的供应电压。当于制造阶段或是在人体放电模式中物理接触其间，ESD以及浮接供应电压皆可能会造成电性熔丝意外地致能自己。因此在电性熔丝设计的领域中，提供内件保护，借以增加可靠度及产品良率。
发明内容
有鉴于此，为了解决上述问题，本发明主要目的在于提供一种保护电性熔丝的方法及系统，以避免电性熔丝意外地被编程以及防止静电放电。
本发明提出一种具有静电放电保护的电性熔丝电路，其包括至少一电性熔丝、编程装置、电压源、以及保护单元。编程装置串接电性熔丝，且具有至少一晶体管，用以接收控制信号，来控制流过电性熔丝的编程电流。电压源耦接电性熔丝与编程装置以提供编程电流。保护单元的第一端耦接晶体管的栅极，以降低因为到达该电压源的静电电荷而在晶体管的栅极累积的电荷，借此防止编程装置意外地编程电性熔丝。
本发明所述的具有静电放电保护的电性熔丝电路，该编程装置为一NMOS装置。
本发明所述的具有静电放电保护的电性熔丝电路，该编程装置的源极与漏极分别耦接一接地或一低位准电压源以及该电性熔丝的一端，该电性熔丝的另一端耦接该电压源。
本发明所述的具有静电放电保护的电性熔丝电路，该保护单元为一电阻装置，该保护单元的一第二端耦接一接地或一低位准电压源，以转移累积的电荷。
本发明所述的具有静电放电保护的电性熔丝电路，更包括一电压源箝制单元，耦接该电压源，以在静电放电发生时将该电压源的电压箝制在一预设电压。
本发明所述的具有静电放电保护的电性熔丝电路，该电压源箝制单元为一反向偏压箝制二极管，具有耦接一接地或一低位准电压源的正极端，以及耦接该电压源的负极端。
本发明所述的具有静电放电保护的电性熔丝电路，该电压源箝制单元为一正向偏压二极管串，具有一或多个串联的二极管，该正向偏压二极管串的正极端耦接该电压源，该正向偏压二极管串的负极端耦接一接地或一低位准电压源，且该正向偏压二极管串的二极管数量决定被箝制的电压。
本发明所述的具有静电放电保护的电性熔丝电路，该保护单元为具有零门坎电压的一晶体管，该保护单元的一第二端耦接一接地或一低位准电压源，以转移累积的电荷。
本发明所述的具有静电放电保护的电性熔丝电路，更包括一驱动器，耦接一前置驱动器保护电路，其中，该前置驱动器保护电路在一开机程序期间阻止一错误控制信号的产生，借此避免该电性熔丝意外地被编程。
本发明所述的具有静电放电保护的电性熔丝电路，该驱动器为一反相器，且该前置驱动器保护电路具有一推挽电阻装置以及一NMOS装置，该NMOS装置与该驱动器的输入端串接于一节点，该节点位于该NMOS装置与该电阻装置之间；以及其中，当编程该电性熔丝时，该NMOS装置将该驱动器的输入端耦接至一接地或一低位准电压源，且在开机程序期间，当该NMOS装置浮接时，该电阻装置保护该驱动器，以避免突然提供一高位准的控制信号。
本发明所述的具有静电放电保护的电性熔丝电路，该电阻装置为一栅极接地的PMOS装置。
本发明所述的具有静电放电保护的电性熔丝电路，更包括一电压源保护电路，用以提供该控制信号，且该电压源保护电路具有一RC电路与一晶体管的组合，以防止出现在该电压源的电压波尖突然地编程该电性熔丝。
本发明所述的具有静电放电保护的电性熔丝电路，在该RC电路中，一电容装置与一电阻装置间的节点控制一开关，该开关的输出端提供该控制信号。
本发明所述的具有静电放电保护的电性熔丝电路，该开关为一NMOS晶体管，其源极耦接一接地或一低位准电压源。
本发明所述的具有静电放电保护的电性熔丝电路，该电压源保护电路更包括一反相器，该反相器的输入端耦接于该RC电路中一电容装置与一电阻装置间的节点，该反相器的输出端控制一开关，该开关的输出端更提供该控制信号，且该电阻装置耦接该电压源。
本发明所述的具有静电放电保护的电性熔丝电路，更包括一寄生放电保护单元，耦接该电压源与该电性熔丝之间，用以在该电压源与一接地或一低位准电压源间建立一RC寄生放电路径。
本发明所述的具有静电放电保护的电性熔丝电路，该寄生放电保护单元为通栅。
本发明所述的具有静电放电保护的电性熔丝电路，更包括一状态机保护单元，耦接一熔丝巨集装置，且具有一有限状态机，其中，该有限状态机的输出信号与一编程控制信号一起触发该熔丝巨集装置以被编程；以及其中，该有限状态机根据侦测一预设位串，以提供一预设输出信号，以触发在该熔丝巨集装置中的该电性熔丝而被编程。
本发明所述的具有静电放电保护的电性熔丝电路，更包括一安全保护单元，具有一安全熔丝单元，该安全熔丝单元耦接包括该电性熔丝的一熔丝阵列，其中，该安全保护单元的输出信号根据一编程状态，以决定该熔丝阵列是否被编程。
本发明还提供一种具有静电放电保护的电性熔丝电路，所述具有静电放电保护的电性熔丝电路包括至少一电性熔丝；一编程装置，串接该电性熔丝，具有至少一晶体管，用以接收一控制信号，来控制流过该电性熔丝的一编程电流；一驱动器，耦接一前置驱动器保护电路，用以提供该控制信号；一电压源，耦接该电性熔丝与该编程装置，以提供该编程电流以及一保护单元，该保护单元的一第一端耦接该晶体管的栅极，以降低因为到达该电压源的静电电荷而在该晶体管的栅极累积的电荷；其中，该保护单元防止该编程装置突然地编程该电性熔丝；以及其中，该前置驱动器保护电路在一开机程序期间阻止一错误控制信号的产生。
本发明所述的具有静电放电保护的电性熔丝电路，更包括一电压源箝制单元，耦接该电压源，以在静电放电发生时将该电压源的电压箝制在一预设电压。
本发明所述的具有静电放电保护的电性熔丝电路，该电压源箝制单元为一反向偏压箝制二极管，具有耦接一接地或一低位准电压源的正极端，以及耦接该电压源的负极端。
本发明所述的具有静电放电保护的电性熔丝电路，该电压源箝制单元为一正向偏压二极管串，具有一或多个串联的二极管，该正向偏压二极管串的正极端耦接该电压源，该正向偏压二极管串的负极端耦接一接地或一低位准电压源，且该正向偏压二极管串的二极管数量决定被箝制的电压。
本发明所述的具有静电放电保护的电性熔丝电路，该驱动器为一反相器，且该前置驱动器保护电路具有一推挽电阻装置以及一NMOS装置，该NMOS装置与该驱动器的输入端串接于一节点，该节点位于该NMOS装置与该电阻装置之间；以及其中，当编程该电性熔丝时，该NMOS装置将该驱动器的输入端耦接至一接地或一低位准电压源，且在开机程序期间，当该NMOS装置浮接时，该电阻装置保护该驱动器，以避免突然提供一高位准的控制信号。
本发明所述的具有静电放电保护的电性熔丝电路，更包括一电压源保护电路，用以提供该控制信号，且该电压源保护电路具有一RC电路与一晶体管的组合，以防止出现在该电压源的电压波尖突然地编程该电性熔丝。
本发明所述的具有静电放电保护的电性熔丝电路，在该RC电路中，一电容装置与一电阻装置间的节点控制一开关，该开关的输出端提供该控制信号。
本发明另提供一种熔丝电路，所述熔丝电路包括一熔丝巨集装置；以及一状态机保护单元，耦接该熔丝巨集装置；其中，该状态机保护单元具有一有限状态机，该有限状态机的输出信号与内部产生的一编程控制信号一起触发该熔丝巨集装置以被编程。
本发明所述的熔丝电路，该有限状态机根据侦测一预设位串，以提供一预设输出信号，以触发在该熔丝巨集装置中的该电性熔丝而被编程。
本发明所述的熔丝电路，更包括一安全保护单元，具有一安全熔丝单元，该安全熔丝单元耦接该熔丝巨集装置，其中，该安全保护单元的输出信号根据一编程状态，以决定该熔丝巨集装置是否被编程。
图1A表示本发明第一实施例的熔丝编程电路；图1B表示在本发明不同实施例中，耦接反向偏压电压源箝制单元的电性熔丝电路；图1C表示在本发明的不同实施例中，耦接正向偏压电压源箝制单元的电性熔丝电路；图2表示根据本发明第二实施例的电性熔丝电路；图3A表示根据本发明第三实施例的电性熔丝电路；图3B表示根据本发明第四实施例的电性熔丝电路；图4A表示现有编程电路；图4B表示根据本发明第五实施例，具有寄生放电保护单元的编程电路；图5A表示具有电性熔丝巨集装置以及标准保护单元现有熔丝电路；图5B表示根据本发明第六实施例的熔丝电路，其由有限状态机保护单元所保护；图6表示根据本发明第七实施例的熔丝电路600，具有由安全保护装置所保护的熔丝阵列或熔丝巨集装置。
具体实施例方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
图1A是表示本发明第一实施例的熔丝编程电路100。熔丝编程电路100包括电性熔丝104，于高电压源VDDQ与晶体管编程装置之间，该晶体管编程装置例如为NMOS102。可以得知的是，可以使用厚栅极氧化层晶体管，并非为必须。如果需要，NMOS102的栅极可透过保护单元106而拉至低位准。如图所示，在此实施例中，保护单元106是电阻器，耦接于电压源VSS或是接地。NMOS102的栅极透过节点108接收控制信号。高电压VDDQ是用来编程电性熔丝104。其中，电压VSS为低位准。
在集成电路的一般操作时间，由于耦接节点108的前置驱动器(未表示)的低位准状态以及保护单元106，节点108将接地。当在编程期间中提供高电压VDDQ，且假使电性熔丝104被选择来编程时，节点108将转变为高位准。因此导通了NMOS102，借此允许编程电流流过并切断电性熔丝104。
当静电放电(electrical static discharge，ESD)发生时，正ESD电压产生，且其明显地高于与电压VSS相关的高电压VDDQ。高ESD电压可交连耦接(AC-couple)NMOS102的源-栅极电容。假设如此，电荷可在NMOS102的栅极累积并导通NMOS102。没有保护单元106的保护的情况下，NMOS102会意外地切断电性熔丝104。保护单元立即消除电荷并降低在NMOS102的栅极的电压位准，使得NMOS102不会被导通来编程电性熔丝104。
同样地，假使接收内部电压线VDD浮接，在节点108的控制信号则为高位准。当提供高电压VDDQ时，假使保护单元106不存在，电性熔丝104会意外地被编程。这里需注意，保护电路106的典型例子为线性电阻器或零门坎电压的MOS装置，大约有10欧姆以确保良好的保护。
图1B表示根据本发明的电性熔丝电路110，其中，熔丝编程电路100透过高电压源VDDQ耦接至反向偏压电压源箝制单元112。反向偏压电压源箝制单元112包括箝制二极管，耦接于电压源VDDQ与VSS之间。
在高电压环境下的传统ESD保护是建立在晶片的电压VDDQ输出输入垫。当ESD发生时，其产生大的负ESD电压，假使电压VDDQ输出输入垫ESD保护没有设计良好以保护内部熔丝单元，此负ESD电压会损坏内部熔丝单元。因此，希望在熔丝单元附近增加ESD保护电路，以改善晶片内部ESD效能。在此实施例中，内部ESD保护是由配置在VDDQ排线附近或是下面的反向偏压电压源箝制单元112所提供。当大的负ESD电压发生且假使单元112为箝制二极管时，箝制二极管将会被导通，耦接高电压源VDDQ的节点将会被箝制在二极管的门坎电压。这里需注意的是，对于箝制二极管而言，其为N+/P-次接面二极管为较佳，以将ESD箝制于0.7V(伏)的电压位准。一般来说，箝制二极管的物理尺寸较大且可以建立于接地或是VDDQ排线之下。
图1C表示根据本发明的电性熔丝电路114，其中，熔丝编程电路100耦接至正向偏压电压源箝制单元116。如图所示，正向偏压电压源箝制单元116包括耦接于电压源VDDQ与接地间的二极管串，在此实施例中，其包括四个二极管。此二极管串的正极端耦接电压源VDDQ，其负极端耦接接地或电压源VSS。
在此实施例中，由于在具有适当电流密度的室温下，每个二极管的平均导通电压接近于0.7V，因此耦接电压源VDDQ的节点将会被箝制在2.8V，等于四个二极管的导通电压的总和。
在本实施例中，这些二极管以P+/N-阱接面二极管为较佳。这些二极管的尺寸应要足够大，以可载有大量的ESD电流。此外，这些二极管应有良好的防护，使得其寄生双极晶体管不会导通，借此对这些二极管的门坎电压产生影响。双重防护环(doubleguard ring)配置在N-阱的内部和外部，当以正向偏压电压源保护来建立这些二极管时，可抑制寄生双极晶体管增益。由于这些二极管的物理尺寸相当大，因此可将这些二极管配置在邻近熔丝阵列的内部接地或是VDDQ排线的下方。
假使ESD发生时，产生正ESD电压，且此正ESD电压明显大于与电压VSS相关的电压VDDQ。正向传导二极管串将会导通，造成大量ESD电流流向接地以及任何内部熔丝阵列的防护。
图2表示根据本发明第二实施例的电性熔丝电路200，用以说明前置驱动器保护电路如何防护前置驱动器，该前置驱动器一般是耦接至熔丝编程电路。在图2的电性熔丝电路200中，前置驱动器保护电路201是用以保护耦接熔丝编程电路210的反相器驱动器208。熔丝编程电路210的电路结构与图1A至图1B的熔丝编程电路100相同。前置驱动器保护电路201包括推挽电阻装置，例如电阻器206，以及NMOS204，其功能结合成一反相器。前置驱动器保护电路201的输出端耦接驱动器208，驱动器208于节点202输出控制信号，其中，控制信号是用以驱动熔丝编程电路210。驱动器208的尺寸需要足够大，以确保在节点202的控制信号由低位准转换为高位准时的转换上升时间较短，使得熔丝编程电路210的电性熔丝216可有效地被编程。
在编程阶段，当电性熔丝216被指定编程时，编程信号214将变为高位准以允许NMOS204导通，且高电压VDDQ则作为所需的编程电压。
电阻器206设计为提供一个直接路径至电压源VDD，以保证节点212随着电压源VDD提高而提高。当编程信号214浮接时，节点212到电压源VDD经由电阻器206的连线，保护了熔丝编程电路210的编程装置218以避免其被驱动器208过度驱动。换句话说，此架构保护了电性熔丝216，以避免其在开机程序中被意外地编程。需注意，编程信号214的电压需要够高，使得当编程电性熔丝216时足以将电阻器206下拉。假使不打算编程电性熔丝216，编程信号214设定为低位准，以防止电阻器206与NMOS204获得电流以及消耗能量。
可以得知，电阻器206可以被栅极接地PMOS所取代。当电压VDD高于栅极接地PMOS的门坎电压时，栅极接地PMOS将会被导通。同样地，栅极接收高电压位准的NMOS装置也具有相同的功能。
图3A表示根据本发明第三实施例的电性熔丝电路300，其说明耦接熔丝编程电路308的电压源VDDQ保护电路301，如何保护熔丝编程电路308。电压源VDDQ保护电路301包括电阻器304以及NMOS302，其组合可视为RC电路，即NMOS302视为电容装置。NMOS302的栅极耦接电压源VDDQ，且其源极以及漏极透过节点310耦接电阻器304的一端。电阻器304的另一端耦接接地。开关NMOS306耦接于节点310与314之间，其更耦接熔丝编程电路308中编程装置312的栅极。
当电压VDDQ忽然被提供时，NMOS302呈现短路，借此导致节点310立刻变为高位准。在节点310的高位准信号导通了开关NMOS306，并使得节点314变成接地电位。此接地电位防止VDDQ电压波尖(voltage spike)耦接至编程装置312的栅极，并阻止熔丝编程电路308意外地编程其内的电性熔丝316。VDDQ电压波尖的保护持续期间是根据RC电路的RC时间常数而定。
图3B表示根据本发明第四实施例的电性熔丝电路318，其说明耦接熔丝编程电路330的VDDQ保护电路319，如何保护熔丝编程电路330。VDDQ保护电路319包括电阻器320及NMOS322，其组合可视为RC电路，即NMOS322视为电容装置。NMOS322的栅极透过节点332耦接电阻器320的一端，且其源极与漏极耦接接地。电阻器320的另一端耦接电压源VDDQ。VDDQ保护电路319更包括反相器323以及开关NMOS328。节点332耦接PMOS324与NMOS326的栅极，其中，PMOS324与NMOS326形成反相器323。反相器323的反相输出端耦接开关NMOS328，NMOS328的源极耦接接地且其漏极透过节点334耦接编程装置336的栅极。
除了在RC电路中NMOS与电阻器的位置相反，以及增加了反相器323以外，图3B相似于图3A。当突然提供电压VDDQ时，节点332被拉低至接地，借此导致反相器323的输出端变成高位准，并导通开关NMOS328。此外，节点334被拉低至接地，借此关闭编程装置330。VDDQ电压波尖的保护持续期间是根据RC电路的RC时间常数而定。
在此实施例中，RC电路占有较大的面积，因此其实施需要以较大的距离来分散，以避免效能降低。此实施例的其一优点为，VDDQ保护电路可以透过许多像缓冲器般的反相器323，来驱动不同的熔丝编程电路。
图4A是表示现有编程电路400，其说明寄生放电是如何伤害电性熔丝402。一般来说，电性熔丝是建立于编程装置之外。这是因为编程装置需要大面积以具有足够的电流以正确地编程电性熔丝。然而，此配置通常产生大量的寄生电容，以导致不需要的寄生放电。
在此实施例中，由节点412的寄生电容与信号410所控制的大型编程装置404的漏极电容，是由寄生电容器406所表示。寄生电容器406及电性熔丝402的电阻组成RC电路，其具有由电压源VDDQ至接地的RC寄生放电路径408。
当高电压VDDQ突然提升，寄生电容器406出现短路，借此产生透过电性熔丝402的电流。流过电性熔丝402的电流被由熔丝电阻所分配的电压VDDQ所限制。假使电压VDDQ没有充分地被ESD保护所箝制，电压VDDQ可能会较高而足以产生大电流。假使RC电路的RC时间常数够长，此大电流足够透过路径408来编程电性熔丝402。
图4B表示根据本发明第五实施例，具有寄生放电保护单元416的编程电路414。如图4B所示，寄生放电保护单元416是连接至电压源VDDQ及节点426的通栅，其耦接至电性熔丝418的一端。电性熔丝418的另一端接耦接编程装置422。具有编程信号的节点424耦接编程装置422的栅极。在等效上，寄生电容器420耦接于节点426与接地或电压源VSS之间。
具有预设电阻值且耦接寄生电容器420的寄生放电保护单元416，是用以建立RC电路，以绕过意外的VDDQ波峰所建立的电流路径，而不需通过熔丝。寄生放电保护单元416由控制信号Fpo以及其互补信号FpoB所控制。假使电性熔丝418要被编程，为了提供足够的电流以烧断电性熔丝418，将增加高电压VDDQ。假使寄生放电保护单元416为通栅，控制信号Fpo以及FpoB命令通栅开启。此开放了高电压VDDQ的路经，以提供编程电性熔丝418所需的电流。
可得知，使用通栅以保护电性熔丝的技术可以使用在单一熔丝单元或是熔丝单元阵列。
图5A是表示现有熔丝电路500，其具有电性熔丝巨集装置502以及标准保护单元，如电阻器504。电阻器504耦接编程信号506并提供低阻抗路径至接地。此路径保护编程信号506(或此信号所属的编程脚位，例如Pgm_en)。编程信号506更耦接至电性熔丝巨集装置502。假使编程信号506为高位准，电性熔丝巨集装置502被致能。电阻器504确保了当编程信号506的位准够高时，编程是真正有意义。当在高电压VDDQ的编程电压提供电性熔丝巨集装置502的必要电流时，电性熔丝巨集装置502将被编程。当内部电压源VDD与编程信号浮接且假使提供高电压VDDQ时，VDDQ电压波尖耦合编程信号506。假使电性熔丝被使用作为独立计算机晶片，此方式是有效的，但是假使熔丝是被使用为内嵌式熔丝巨集装置(embedded fuse macro)，此方式则无效。
图5B表示根据本发明第六实施例的熔丝电路508，其被有限状态机(finite state machine，FSM)保护单元509所保护。图5B的熔丝电路508包括FSM保护单元509以及电性熔丝巨集装置516，电性熔丝巨集装置516由FSM保护单元509所防护。FSM保护单元509包括FSM510，其输出控制信号512，例如耦接2-输入与门514的一输入端的解锁信号(unlock signal)。2-输入与门514的另一输入端所接收的信号是内部产生的编程信号518。2-输入与门514的输出端耦接电性熔丝巨集装置516的编程脚位。
在一例子中，FSM510为简单的单输入单输出状态机。除了当FSM510辨识出预设输入位串时输出高位准信号至导线512外，FSM510一直维持输出低位准信号至导线512。在开机程序期间，FSM510将持续确认适当的位串，且FSM510不会输出高位准信号，直到其停止识别储存的序列。此位串为解锁串，以阻碍导线512突然地变为高位准。举例来说，在识别接续“AAAA”序列后的储存位串“5555”之后，FSM510输出高位准信号(“1”)至导线512。此必须发生在当电性熔丝要被编程且编程信号518也被致能为高位准(“1”)时。此保护机制是必要的，因为在开机程序期间，编程信号518的状态未知。假使在开机程序期间编程信号518为高位准，电性熔丝巨集装置可立刻被编程，而不需FSM保护单元509。
图6表示根据本发明第七实施例的熔丝电路600，具有由安全保护装置601所保护的熔丝阵列或熔丝巨集装置606。熔丝阵列包括至少一上述的电性熔丝。安全保护单元601包括安全熔丝单元602及2-输入与门604。安全熔丝单元602耦接至2-输入与门604的反相输入端，且一内部产生的编程信号608耦接至2-输入与门604的非反相输入端。2-输入与门604的输出端耦接熔丝阵列606的编程脚位。当安全熔丝单元602无变化或是非编程，来自安全熔丝单元602的输出信号为低位准。此允许了内部产生的编程信号608去编程熔丝阵列606。在熔丝阵列606被编程后，安全熔丝单元602将接着被编程。一旦安全熔丝单元602被编程，视为控制信号(在此实施例，例如为锁定信号(lock signal))的安全熔丝单元602的输出信号变为高位准。在此信号通过2一输入与门604后，2-输入与门604的输出端将编程脚位Pgm_en拉至“0”，因此阻止熔丝阵列606的编程。可得知，熔丝巨集装置或熔丝阵列具有状态机保护单元及安全保护单元，或是具有其中之一。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下100熔丝编程电路102NMOS104电性熔丝106保护单元108节点110电性熔丝电路112反向偏压电压源箝制单元114电性熔丝电路116正向偏压电压源箝制单元
VDDQ电压源200电性熔丝电路201前置驱动器保护电路202节点204NMOS206电阻器208驱动器210熔丝编程电路212节点214编程信号216电性熔丝218编程装置VDD电压源300电性熔丝电路301电压源VDDQ保护电路302NMOS304电阻器306开关NMOS308熔丝编程电路310节点312编程装置314节点316电性熔丝318电性熔丝电路319VDDQ保护电路320电阻器322NMOS
323反相器324PMOS326NMOS328NMOS330熔丝编程电路332节点334节点336编程装置400现有编程电路402电性熔丝404编程装置406寄生电容器408路径410信号412节点414编程电路416寄生放电保护单元418电性熔丝420寄生电容器422编程装置424节点426节点Fpo、FpoB控制信号以及其互补信号500现有熔丝电路502电性熔丝巨集装置504电阻器506编程信号
508熔丝电路509FSM保护单元510FSM512控制信号5142-输入与门516电性熔丝巨集装置518编程信号600熔丝电路601安全保护装置602安全熔丝单元6042-输入与门606熔丝阵列608编程信号
权利要求
1.一种具有静电放电保护的电性熔丝电路，所述具有静电放电保护的电性熔丝电路包括至少一电性熔丝；一编程装置，串接该电性熔丝，具有至少一晶体管，用以接收一控制信号，来控制流过该电性熔丝的一编程电流；一电压源，耦接该电性熔丝与该编程装置，以提供该编程电流；以及一保护单元，该保护单元的一第一端耦接该晶体管的栅极，以降低因为到达该电压源的静电电荷而在该晶体管的栅极累积的电荷，借此防止该编程装置意外地编程该电性熔丝。
2.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于该编程装置为一NMOS装置。
3.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于该编程装置的源极与漏极分别耦接一接地或一低位准电压源以及该电性熔丝的一端，该电性熔丝的另一端耦接该电压源。
4.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于该保护单元为一电阻装置，该保护单元的一第二端耦接一接地或一低位准电压源，以转移累积的电荷。
5.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一电压源箝制单元，耦接该电压源，以在静电放电发生时将该电压源的电压箝制在一预设电压。
6.根据权利要求5所述的具有静电放电保护的电性熔丝电路，其特征在于该电压源箝制单元为一反向偏压箝制二极管，具有耦接一接地或一低位准电压源的正极端，以及耦接该电压源的负极端。
7.根据权利要求5所述的具有静电放电保护的电性熔丝电路，其特征在于该电压源箝制单元为一正向偏压二极管串，具有一或多个串联的二极管，该正向偏压二极管串的正极端耦接该电压源，该正向偏压二极管串的负极端耦接一接地或一低位准电压源，且该正向偏压二极管串的二极管数量决定被箝制的电压。
8.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于该保护单元为具有零门坎电压的一晶体管，该保护单元的一第二端耦接一接地或一低位准电压源，以转移累积的电荷。
9.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一驱动器，耦接一前置驱动器保护电路，其中，该前置驱动器保护电路在一开机程序期间阻止一错误控制信号的产生，借此避免该电性熔丝意外地被编程。
10.根据权利要求9所述的具有静电放电保护的电性熔丝电路，其特征在于该驱动器为一反相器，且该前置驱动器保护电路具有一推挽电阻装置以及一NMOS装置，该NMOS装置与该驱动器的输入端串接于一节点，该节点位于该NMOS装置与该电阻装置之间；以及其中，当编程该电性熔丝时，该NMOS装置将该驱动器的输入端耦接至一接地或一低位准电压源，且在开机程序期间，当该NMOS装置浮接时，该电阻装置保护该驱动器，以避免突然提供一高位准的控制信号。
11.根据权利要求10所述的具有静电放电保护的电性熔丝电路，其特征在于该电阻装置为一栅极接地的PMOS装置。
12.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一电压源保护电路，用以提供该控制信号，且该电压源保护电路具有一RC电路与一晶体管的组合，以防止出现在该电压源的电压波尖突然地编程该电性熔丝。
13.根据权利要求12所述的具有静电放电保护的电性熔丝电路，其特征在于在该RC电路中，一电容装置与一电阻装置间的节点控制一开关，该开关的输出端提供该控制信号。
14.根据权利要求13所述的具有静电放电保护的电性熔丝电路，其特征在于该开关为一NMOS晶体管，其源极耦接一接地或一低位准电压源。
15.根据权利要求12所述的具有静电放电保护的电性熔丝电路，其特征在于该电压源保护电路更包括一反相器，该反相器的输入端耦接于该RC电路中一电容装置与一电阻装置间的节点，该反相器的输出端控制一开关，该开关的输出端更提供该控制信号，且该电阻装置耦接该电压源。
16.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一寄生放电保护单元，耦接该电压源与该电性熔丝之间，用以在该电压源与一接地或一低位准电压源间建立一RC寄生放电路径。
17.根据权利要求16所述的具有静电放电保护的电性熔丝电路，其特征在于该寄生放电保护单元为通栅。
18.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一状态机保护单元，耦接一熔丝巨集装置，且具有一有限状态机，其中，该有限状态机的输出信号与一编程控制信号一起触发该熔丝巨集装置以被编程；以及其中，该有限状态机根据侦测一预设位串，以提供一预设输出信号，以触发在该熔丝巨集装置中的该电性熔丝而被编程。
19.根据权利要求1所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一安全保护单元，具有一安全熔丝单元，该安全熔丝单元耦接包括该电性熔丝的一熔丝阵列，其中，该安全保护单元的输出信号根据一编程状态，以决定该熔丝阵列是否被编程。
20.一种具有静电放电保护的电性熔丝电路，所述具有静电放电保护的电性熔丝电路包括至少一电性熔丝；一编程装置，串接该电性熔丝，具有至少一晶体管，用以接收一控制信号，来控制流过该电性熔丝的一编程电流；一驱动器，耦接一前置驱动器保护电路，用以提供该控制信号；一电压源，耦接该电性熔丝与该编程装置，以提供该编程电流以及一保护单元，该保护单元的一第一端耦接该晶体管的栅极，以降低因为到达该电压源的静电电荷而在该晶体管的栅极累积的电荷；其中，该保护单元防止该编程装置突然地编程该电性熔丝；以及其中，该前置驱动器保护电路在一开机程序期间阻止一错误控制信号的产生。
21.根据权利要求20所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一电压源箝制单元，耦接该电压源，以在静电放电发生时将该电压源的电压箝制在一预设电压。
22.根据权利要求21所述的具有静电放电保护的电性熔丝电路，其特征在于该电压源箝制单元为一反向偏压箝制二极管，具有耦接一接地或一低位准电压源的正极端，以及耦接该电压源的负极端。
23.根据权利要求21所述的具有静电放电保护的电性熔丝电路，其特征在于该电压源箝制单元为一正向偏压二极管串，具有一或多个串联的二极管，该正向偏压二极管串的正极端耦接该电压源，该正向偏压二极管串的负极端耦接一接地或一低位准电压源，且该正向偏压二极管串的二极管数量决定被箝制的电压。
24.根据权利要求20所述的具有静电放电保护的电性熔丝电路，其特征在于该驱动器为一反相器，且该前置驱动器保护电路具有一推挽电阻装置以及一NMOS装置，该NMOS装置与该驱动器的输入端串接于一节点，该节点位于该NMOS装置与该电阻装置之间；以及其中，当编程该电性熔丝时，该NMOS装置将该驱动器的输入端耦接至一接地或一低位准电压源，且在开机程序期间，当该NMOS装置浮接时，该电阻装置保护该驱动器，以避免突然提供一高位准的控制信号。
25.根据权利要求20所述的具有静电放电保护的电性熔丝电路，其特征在于更包括一电压源保护电路，用以提供该控制信号，且该电压源保护电路具有一RC电路与一晶体管的组合，以防止出现在该电压源的电压波尖突然地编程该电性熔丝。
26.根据权利要求25所述的具有静电放电保护的电性熔丝电路，其特征在于在该RC电路中，一电容装置与一电阻装置间的节点控制一开关，该开关的输出端提供该控制信号。
27.一种熔丝电路，所述熔丝电路包括一熔丝巨集装置；以及一状态机保护单元，耦接该熔丝巨集装置；其中，该状态机保护单元具有一有限状态机，该有限状态机的输出信号与内部产生的一编程控制信号一起触发该熔丝巨集装置以被编程。
28.根据权利要求27所述的熔丝电路，其特征在于该有限状态机根据侦测一预设位串，以提供一预设输出信号，以触发在该熔丝巨集装置中的该电性熔丝而被编程。
29.根据权利要求27所述的熔丝电路，其特征在于更包括一安全保护单元，具有一安全熔丝单元，该安全熔丝单元耦接该熔丝巨集装置，其中，该安全保护单元的输出信号根据一编程状态，以决定该熔丝巨集装置是否被编程。
全文摘要
本发明提供一种熔丝电路及具有静电放电保护的电性熔丝电路，所述具有静电放电保护的电性熔丝电路，其包括至少一电性熔丝、编程装置、电压源以及保护单元。编程装置串接电性熔丝，且具有至少一晶体管，用以接收控制信号，来控制流过电性熔丝的编程电流。电压源耦接电性熔丝与编程装置以提供编程电流。保护单元的第一端耦接晶体管的栅极，以降低因为到达该电压源的静电电荷而在晶体管的栅极累积的电荷，借此防止编程装置意外地编程电性熔丝。
文档编号H01L27/00GK1734761SQ20051008838
公开日2006年2月15日 申请日期2005年8月4日 优先权日2004年8月4日
发明者庄建祥, 黄建程, 黄绍璋 申请人:台湾积体电路制造股份有限公司