集成无源器件的制作方法

专利名称：集成无源器件的制作方法
技术领域：
本发明涉及集成无源器件(IPD)且尤其涉及用于集成无源器件电路的改进的平台。
背景技术：
(包含在这部分的技术资料的部分可以不是现有技术)技术上射频(RF)电路的情形(state)使用了大量的无源器件。许多这样的电路用于手提无线产品中。因此，在RF器件技术中无源器件和无源器件电路的最小化是重要的目标。
按有源硅器件的尺寸的无源器件的集成和最小化还没有出现至少有两个原因。一个原因是至今的典型无源器件使用不同材料技术。但是，更限本地，许多无源器件的尺寸是器件频率的函数，因此无源器件的尺寸自然地相对很大。然而，仍存在要生产出更紧凑和占空间小的IPD的持续压力。
已经取得了重大的进步。在许多情况中这些涉及表面安装技术(SMT)。利用表面安装技术可以常规地生产包含大量无源组件的小衬底。
在生产集成无源器件网络中更新的进步包含薄膜技术，其中在合适的衬底上将电阻电容和电感器设置成集成薄膜器件。例如参见美国专利No.6388290。这个进步有设成为无源器件技术中下一代集成技术。然而，正如衬底材料和性质(纯单晶硅)已经成为有源器件技术中成功的关键，随着IPD集成发展，显然其同样如此。因为无源薄膜器件直接地形成在衬底上，在衬底和无源器件之间的电交互作用是主要的考虑。并且，尽管用于生产无源组件的合适的薄膜技术是可用的，但是用于这种技术的理想的衬底仍未找到。

发明内容
我们已经发现一种新的IPD衬底材料，其具有与高集成薄膜结构能兼容的特性。该新的衬底材料是多晶硅。多晶硅层已经广泛应用在集成电路技术中很多年了，并且从特性和薄膜沉积技术看，多晶硅技术是公知的且发展很好。然而，直到现在为止都一直严重忽视了才作为衬底材料的多晶硅。众所周知多晶硅能作成具有相对高的电阻率，并且多种组件和器件能设置在作为绝缘层的多晶硅层上。然而，我们的方法合并了在集成电路制造技术中几种公知的元件来生产实用的、节省成本的、高电阻率的作为用于高度地集成IPD电路的基本组成部件的多晶硅衬底。在这种方法中多晶硅衬底是自支持的(self-supporting)且能被加工、处理和包装。在优选实施例中，利用单晶硅晶片作为原材料生产多晶硅衬底。通过在硅晶片上沉积厚衬底层，在晶片层面上形成多个IPD并除去硅晶片来制造多晶硅衬底。现有技术，举例来说门电路二极管开关(GDXs)已经使用多晶硅作为“手柄”使单晶硅层或者槽(tubs)容易处理和操作。然而，认为以这种方式使用单晶硅是新颖的。由于传统的想法会拒绝使用昂贵的材料—单晶硅作为在处理中损失的元件，因此其也是非显而易见的。然而，我们已经克服了通过利用作为生产废品的大的硅晶片的想法，因而它们作为有源器件衬底是没有价值的。然而，它们仍足够用来生产的多晶硅衬底。


图1示出单晶硅的起始晶片。
图2示出具有沉积了多晶硅的起始晶片。
图3是示出用于制造薄膜IPD的超过500个IPD位置的本发明的多晶硅晶片的视图。
图4是示出安装在传统衬底上的传统SMT组件的典型IPD的剖面示意图。
图5是用于在图3衬底的其中一个位置上进行IPD制造的薄膜方法的示意性的视图。
图6是在单晶硅操作除去之后制造的IPD的视图。
图7是示出IPD的例子的示意性电路图。
图8示出具有安装在IPD上有源IC芯片的IPD。
具体实施例方式
图1是起始晶片11的视图。这是从晶块上切割下来的单晶硅晶片，它是全世界IC器件制造中大量使用的晶片类型。可以生产许多尺寸的硅晶片，但是典型地，晶片的直径越大，可能的器件成本就越低。当前，在直径上直到12英寸的硅晶片都可得到。以技术上12英寸晶片的状态，其尺寸将被用作在下面的描述中的例子，可以理解的是更小的晶片，例如6英寸或者8英寸也是可用的。
在晶片生产工厂(facility)中，在切割和抛光晶片之后，对每一个晶片都进行质量控制，其中对晶片进行符合物理尺寸和电学特性的严格标准的测量。典型地，具有碎片和滑痕的晶片将被丢弃。具有导电率超过正常的或者不一致的晶片都要被丢弃。在很多情况下，丢弃的晶片是废弃的，并且有时被称为“垃圾晶片”。在该说明书中，和随后的权利要求中，“废弃”晶片(“refuse”wafer)包括从晶块上切割下来的、通过一次或者多次物理和电学测试测量的和由于测试失败丢弃的晶片。废弃晶片具有相对低的市场价值。一些可以被再利用。一些可以被修复。举例来说，由于在加工过程中出现缺陷，一些晶片被丢弃。这些晶片具有被抛光来除去有缺陷结构并且用于加工的可能。这样的晶片也被定义为废弃晶片。可以期望废弃晶片具有小于可接受晶片的价值50％的价值，且更典型地少于10％的价值。
根据发明的一个方面，单晶硅晶片用作处理晶片来生产多晶硅晶片。可以理解的是尽管废弃晶片可能是出于经济原因选择的晶片时，但仍可以使用任何合适的单晶硅晶片。在这个工艺中，单晶硅晶片是损失的。作为处理晶片，单晶硅晶片具有重要的特性。尽管其物理上很薄(举例来说，200-500微米)，它在物理上相对很坚固，且能被处理和操作。在整个大范围内它很平。它具有高度抛光的均匀光滑表面。并且它与硅晶片制造处理和工具相适合。
利用硅晶片作为衬底晶片，如图2所示厚的多晶硅层12和13沉积晶片11的两侧。可以选择地，多晶硅可以仅沉积在一侧上。然而，对于指定用作IPD衬底的多晶硅层需要相对的厚，举例来说，至少50微米，优选100-300微米。我们已经发现当沉积在单晶硅衬底上时，具有这种厚度的层，包含高应力以及容易物理地变形。由于平面性是用于本发明的IPD工艺最理想的，优选要避免衬底严重的变形。我们已经发现通过在单晶片的两侧沉积多晶硅平衡了应力。因此，如图2所示，优选(但不是必须地)形成相同厚度的层。由此得到的晶片相对厚并且非常坚固。为了进一步减少在合成的晶片上的应力，可以对合成的晶片进行退火。然而，在退火中应该小心操作，因为退火使得晶粒增大，并且需要精细的晶粒结构，从下面的讨论中原因将变得很明显。
最终期望的衬底产品是多晶硅衬底，没有单晶片，这将在下面描述。然而，尽管如图2所示的合成晶片不是最终的产品(例如，单晶片在量终的产品中不出现)，其仍是便于在合成晶片上完成至少一些加工。然后已加工的晶片在随后的步骤中可以变薄来除去其中一个多晶硅层以及单晶层，留下多晶硅层作为最终的IPD衬底。
固有的多晶硅衬底的重要特性是高电阻率。多晶硅以晶粒结构为特征，其中层或者主体由多个硅晶粒构成，通过晶粒的边界分离。晶粒边界电学上表现为复合中心，极大地减少了在主体中自由载流子的寿命。根据电的行为，这种特性将多晶硅从单晶硅中分离。尽管单晶硅为半导体，在多晶硅中的大量晶粒边界使其在未惨杂和本征状态下成为绝缘体。多晶硅的电阻率是晶粒边界数，或者晶粒结构的粒度部分函数。这样精细晶粒多晶硅可以具有高的电阻率。可以容易地生产大于10KOhm-cm的电阻率的多晶硅在本发明的内容中，期望是大于0.1KOhm-cm的电阻率值，优选是大于1kOhm-cm。
用于生产多晶硅层的方法优选是CVD(LPCVD)。该方法以及用于实现该方法的CVD设备广泛地应用于工业上。简单地，普遍地用于CVD多晶硅的方法涉及在合适(modest)温度下例如，550-650℃，硅烷的高温分解。多晶硅几乎用于每一个MOS晶体管制造中，并且由此它是公知的最普通的工业材料。明显地，多晶硅的电学和物理特性也是很公知的。尽管如刚才所描述的它是固有地高电阻率，通过离子注入来减少用于IC应用的电阻率对其典型处理。它几乎不以其固有形态使用。厚的、宽面积的多晶硅层也用在太阳能电池或者光电池中。再一次，通常将离子注入到多晶硅层来形成二极管结构。
在下面将要描述的应用中，应用以本征状态的多晶硅衬底，以及穿过衬底均匀的高电阻率是所期望的特性。
由于CVD多晶硅技术发展非常好，所以CVD是用于形成多晶硅层12和13的优选选择。然而，其它方法可能也是有效的。举例来说，已知的方法是多晶硅的电子束蒸发。用于形成厚的、宽面积、低电阻率多晶硅衬底层的任何合适的可选择方法均落在本发明的范围内。
这里描述的IPD生产方法目标是晶片尺寸器件制造。在这种方法中，在多晶硅晶片上生产出大量已完成的器件或者差不多完成的器件。在基本上完成制造之后，晶片被切块成IPD器件。随着晶片尺寸的增加，以及IPD器件尺寸减小，晶片层面制造变得更有吸引力。图3示出12英寸晶片31，其能提供多于500个器件位置33。(为简单起见，没有示出晶片平面)。每一个位置大约一平方厘米，足够大到能容易容纳IPD。
利用用于形成无源器件的薄膜制造方法可以成倍增加晶片尺寸制造的效率。即使在晶片层面，普通的现有技术方法是安装并将分离的无源元件连接到晶片衬底上。典型地使用表面安装技术(SMT)完成这种方法。参考以前公开的内容，图4示出了这种方法应用到美国专利No.6388290中图3示出的IPD电路。因为这种电路包含了有源元件，即，MOS晶体管41，所以它不是严格的IPD。然而，因为将在下面更显而易见的理由，这是个有用的说明。可以假定为该电路是具有有源部分和无源部分的混合电路。这里我们主要关注无源部分，即，包含4个电感器42和3个电容器44的部分。作为选择，那个部分可以生产成IPD。尽管图3的电路在这里和下面作为说明本发明的技术手段是有用的，然而，可以使用本发明制造多种电路。对于另外一个例子和可能是从一个高Q的观点出发的更高要求，参见学报1994 IEEE MULTI-CHIP MODULECONFERENCE MCMC-94，PAGES 15-19，其包含的内容在这里引作参考。
可以通过多种薄膜技术来形成薄膜无源元件。这些技术已经成熟发展并且其细节在这里不需要重复。参见例如，2000年6月13日公开的美国专利6075691和1999年12月21日公开的美国专利No.6005197。后一个专利描述了用于PCB的多层结构，其能容易适用于这里所描述应用。定义薄膜无源器件的便利方法是利用沉积在衬底上的一层或者多层，典型地是多层，在衬底上形成的无源器件。
通常用图5表示用于生产单个无源元件或者相互连接的无源元件的组合的薄膜方法，其中51表示具有生成氧化层52的多晶硅衬底。由第一层面金属形成的电阻体54具有触点55和56，和具有触点59的下电容器板58，两者都包括嵌入的层面。最终形成具有未示出的触点的上电容器板60和电感螺线61。用聚酰亚胺层63保护该结构。
图5的三层衬底结构51非常厚，在加工过程中该结构减少了断裂的危险和其它破坏。在无源电路元件形成和IPD完成之后，衬底51薄化来除去下多晶硅层和单晶硅层。在图6中示出最终的IPD结构。优选的薄化步骤使用化学机械抛光。这种很已知的工艺结合研磨剂抛光和化学腐蚀。在研磨剂浆中使用KOH或者合适的可以选择的蚀刻剂。合成的晶片薄到仅保留上部多晶硅层或者上部多晶硅层的部分。由于单晶层相对导电，强烈推荐除去整个单晶层。本发明的目的是提供高度绝缘的衬底，其是用于IPD的良好平台。
由于单晶层(以及增加的多晶硅层)提供用于多晶硅顶层(IPD层)的有效处理，IPD层最开始可以相对的薄。在现今的IC技术中在晶片制造完成之后薄化起始晶片并不罕见。在许多情况中，故意将衬底做厚来经受得位在加工中随后具有薄化步骤来减少器件外形的处理和加工。在这里所描述的方法中，IPD层的厚度最初可以与最终的衬底厚度具有大约相同的尺寸。该厚度优选50-200微米。
在图7中示出根据本发明完成的图4中的IPD。IPD形成在图3所示的一个或者多个位置33上。示出具有薄膜电感器Lg1、Lg2、Lgs和LD以及电容C1、C2和CD的多晶硅衬底71。以剖视图示出MOS晶体管72，因为部分示意电路没有在IPD中形成。故意从图3中变化到用于图7的电路布局。这种电路和这种布局是为了示出具有无源元件的典型类型的电路目的。其是取自参考以前的现有技术中的电路的例子。至于其效率这里没有表示。
将所有的电感元件集中在一起设计在图7中的布局。公知的是电感元件对周围环境尤其敏感，例如，寄生信号。在图8所示的有源/无源模块的设计中采用了这种认识。具有图7所示的IPD的多晶硅衬底71具有所示的倒装安装在IPD顶部之上的有源IC芯片81。部分有源IC芯片是晶体管72。在这个实施例中的相互连接表示为用于电相互连接S、D、G、Vgs、VDS、Pin、Pout、地的焊料隆起焊盘。空闲的板相互连接位置(未示出)可以设置在IPD衬底71上。如在图7中所示的电感器件分组的一个目的在图8中很明显。故意设置有源IC芯片以为了不覆盖敏感电感元件。这样堆叠的衬底排列有效地实现了节约空间并且提供紧凑器件模块，而没有破坏电感元件的性能。
可以理解的是，图2的子部件，即三层复合衬底可以由衬底制造商生产作为独立的产品。那些产品以及上面所述IPD衬底的特征是在复合物中三层的平面性。
本领域技术人员可以对本发明作出各种改进和变形。从基本上基于原理和它们的等价物的该说明书的具体教导的偏离，都被完全地考虑在本发明的所描述的和其权利要求所要求的范围内，通过该原理及它们的等价物该技术得到发展。
权利要求
1.一种用于制造集成无源器件即IPD的方法，包括步骤a.提供多晶硅晶片衬底，该多晶硅晶片衬底具有多个IPD位置，以及b.在IPD位置上形成至少一个薄膜无源器件。
2.如权利要求1所述的方法，其中该多晶硅晶片衬底具有大于0.1KOhm-cm的电阻率。
3.如权利要求1所述的方法，其中该多晶硅晶片衬底包括在单晶硅晶片上的多晶硅衬底层。
4.如权利要求1所述的方法，其中该多晶硅晶片衬底包括在该两层多晶硅层之间具有单晶片的两层多晶硅层。
5.如权利要求3所述的方法，其中多晶硅衬底层具有大于75微米的厚度。
6.如权利要求3所述的方法，其中该多晶硅衬底层沉积在单晶硅晶片上。
7.如权利要求6所述的方法，其中利用CVD将该多晶硅衬底层沉积在单晶硅晶片上。
8.如权利要求3所述的方法，其中该单晶硅晶片是废弃的晶片。
9.如权利要求8所述的方法，其中该单晶硅晶片具有至少8英寸的直径。
10.如权利要求1所述的方法，还包括在IPD的上部安装有源IC芯片。
11.如权利要求1所述的方法，其中该薄膜无源器件包括一个或者多个电感器。
12.如权利要求3所述的方法，其中在步骤b.后，除去该单晶硅晶片。
13.如权利要求12所述的方法，其中通过化学机械抛光除去该单晶硅晶片。
14.一种集成无源器件即IPD，包括多晶硅衬底，在多晶硅衬底上的至少一个薄膜无源器件。
15.如权利要求14的器件，其中多晶硅衬底具有大于0.1KOhm-cm的电阻率。
16.如权利要求14的器件，其中多晶硅衬底具有大于75微米的厚度。
17.如权利要求14的器件，其中IPD包括多个电感器以及多个无源电阻和/或电容器件。
18.如权利要求17的器件，其中在多晶硅衬底的第一部分上该多个电感器物理地集中在一起，且在多晶硅衬底的第二部分上该多个无源电阻和/或电容器件集中在一起。
19.如权利要求14的器件，还包括安装在IPD上的有源IC芯片。
20.如权利要求18的器件，还包括安装在该多晶硅衬底的第二部分上的有源IC芯片。
21.一种衬底，包括平面单晶硅晶片和在该晶片的一侧上的多晶硅平面层。
22.一种衬底，包括平面单晶硅晶片、在该晶片的一个侧上的多晶硅平面层以及在该晶片另一侧上面的多晶硅平面层。
全文摘要
说明书描述了一种形成在多晶硅衬底上的集成无源器件(IPD)。公开了一种制造IPD的方法，其中从单晶处理晶片开始、在起始晶片一侧或者两侧沉积多晶硅的厚的衬底层、在多晶硅衬底层的其中一层上形成IPD以及除去处理晶片来生产多晶硅衬底。在优选实施例中，单晶硅处理晶片为从单晶硅晶片生产线中废弃的硅晶片。
文档编号H01L27/04GK1776895SQ200510091400
公开日2006年5月24日 申请日期2005年4月29日 优先权日2004年4月29日
发明者伊恩·迪格尼, 毛瑞恩·Y·劳, 金莲泰 申请人:赛骑有限公司