形成具有匹配几何形状的集成电路部件的系统和方法

专利名称：形成具有匹配几何形状的集成电路部件的系统和方法
技术领域：
本发明总体上涉及集成电路制造，更尤其涉及一种形成具有匹配 几何形状的集成电路部件的系统和方法。
背景技术：
集成电路装置通常包括多种电路部件，例如多种晶体管、电阻器 和电容器。使用多种集成电路制造技术，例如多种沉积和光刻技术， 通过在半导体晶片(例如硅晶片)中形成特定的几何形状，可以制造 这种集成电路部件。在一些例子中，集成电路装置的两个或者更多个 电部件彼此相关，使得这些电部件中的一个或者多个特性必须"匹 配，，，以便使集成电路装置正确地或者按照需要运行。例如，可能必 要的是，集成电路装置中的特定电阻器对提供相同量的电阻，以便使 装置正确地运行。作为另一个例子，可能必要的是，集成电路装置中 的特定电容器对提供相同量的电容，以便使装置正确地或者按照需要 运行。
为了提供具有"匹配的，，电特性的这种部件，已经对在半导体晶 片中形成具有相同几何形状的部件作出了尝试。然而，多种因素通常 导致形成在半导体晶片中的集成电路部件的几何形状的缺陷和不一 致，例如包括在集成电路部件的形成中使用的光掩模中形成的几何形 状的缺陷、和集成电路部件的光刻成像有关的缺陷、和用于光刻成像 工艺的透镜有关的缺陷、和/或在光刻成像工艺期间由光反射导致的 缺陷。
如果确定需要匹配的一对集成电路部件实际上不匹配，则可以修_ 改半导体晶片上的该对部件中的一个或者两个的物理几何形状。例
如，使用常规的技术，可以将"凸出部(tab)，，激光烧蚀到这些部件 的一个或者两个，直到确定这些部件的相关特性或者特性(例如，一 个或者多个电特性)匹配为止。对半导体晶片上的这些部件的这种处 理可能增加循环时间和人力，其可能降低效率并由此增加制造集成电 路装置的成本。

发明内容
根据本发明的教导，已经基本上减少或者消除了和在晶片上形成 关键几何形状集成电路部件相关的缺点和问题。在特定实施例中，使 用第一光刻工艺在管芯上形成第一类型的集成电路部件的第一集成电 路部件，以及使用第二光刻工艺在管芯上形成第一类型的集成电路部 件的第二集成电路部件。
在一个实施例中，提供了形成集成电路部件的方法。形成第一光 掩模，第一光掩模包括具有和第一类型的集成电路部件对应的第一几 何形状的第一掩模部件。执行第一光刻工艺以将第一光掩模的第一掩 模部件的第一几何形状转移到半导体晶片上的第一管芯上的第一位 置，以在第一管芯上形成第一类型的集成电路部件的第一集成电路部 件。执行第二光刻工艺以将第 一光掩模的笫 一掩模部件的第 一几何形 状转移到半导体晶片上的第 一管芯上的第二位置，以在第 一管芯上形 成第一类型的集成电路部件的第二集成电路部件。
在另一个实施例中，提供了集成电路装置。该集成电路装置包括 第一类型的集成电路部件的第一集成电路部件和第一种类型的集成电 路部件的第二集成电路部件。第一集成电路部件设置在半导体晶片上
的第一管芯上的第一位置处，并至少通过以下步骤形成形成包括具 有对应于第一类型的集成电路部件的第一几何形状的第一掩模的第一 光掩模；并执行第一光刻工艺，以将第一光掩模的第一掩模部件的笫
一几何形状转移到第一管芯上的第一位置，以形成第一集成电路部 件。第二集成电路部件设置在半导体晶片上的第一管芯上的第二位置
处，并至少通过以下步骤形成执行第二光刻工艺，以将第一光掩模
的第一掩模部件的第一几何形状转移到第一管芯上的第二位置，以形 成第二集成电路部件。
本公开的一个优点是可以提供形成具有基本上相同的几何形状的 关键几何形状集成电路部件的系统和方法。尤其是，通过使用光掩模 上的单一图案几何形状将特定集成电路部件的多个范例(instance) 形成在管芯的不同位置上，和用于形成这些部件的现有技术相比，可 以减小各个集成电路部件之间的几何形状差异。结果，可以减少或者 消除校正晶片上的集成电路部件所需的修复(例如激光烧蚀修复)的数量，其被发现具有"不匹配的，，、不准确的或者另外不希望有的几 何形状，由此减少循环时间，增加产量，和/或降低成本。
这些技术优点的全部、 一些或者没有一个可以存在于本发明的多 种实施例中。从下述的附图、说明书和权利要求，其它的技术优点对 于本领域技术人员可以是显而易见的。


通过结合附图参考下述的描述可以获得更全面和彻底地理解本实
施例及其优点，其中类似的参考数字表示类似的特征，以及其中 图1示出了包括多个管芯或者芯片的实例半导体晶片的顶视图，
每个包括一个或者多个根据本发明形成的集成电路；
图2示出了图1的半导体晶片的单个管芯，其包括根据本发明的
实施例形成的集成电路部件；
图3A示出了实例第一光掩模的顶视图，根据本发明的实施例，可
以使用该第一光掩模在图2所示的管芯的第一区中形成关键几何形状
集成电路部件的多个范例；
图3B示出了包括图3A的第一光掩模的光掩模组件的截面图4A示出了实例第二光掩模的顶视图，根据本发明的实施例，可
以使用该第二光掩模在图2所示的管芯的第二区中形成一个或者多个
非关鍵几何形状集成电路部件；
图4B示出了包括图4A的第二光掩模的光掩模组件的截面图；以
及
图5示出了根据本发明的一个实施例，使用图3A-3B以及4A-4B 所示的第一和第二光掩模，在图2所示的管芯中形成关键几何形状集 成电路部件和非关键几何形状集成电路部件的方法的流程图。
具体实施例方式
参考图1至5可以最好地理解本发明的实例实施例及其优点，其 中使用类似的数字表示类似和相应的部分。
图l示出了根据本发明的一个实施例的实例半导体晶片IO的顶视 图。半导体晶片IO可以包括多个管芯或者芯片12，每个包括一个或者 多个集成电路，其包括多个集成电路部件。半导体晶片IO可以包括适用于制造半导体装置和/或集成电路的单晶半导体材料的薄的、圆形
片。半导体晶片IO可以包括任何适当数量的管芯12，在集成电路形成 在各个管芯12中之后其可以彼此物理地分开。
图2示出了半导体晶片IO的单个管芯U，其可以包括根据本发明 的实施例形成的集成电路部件。管芯12可以包括集成电路18，其包括 第一区20和第二区22。笫一区20可以包括一种或者多种类型的关键 几何形状集成电路(IC )部件24。关鍵几何形状IC部件24可以被限 定为集成电路部件，对于其， 一个或者多个尺寸或者其它物理参数、 或者其任意组合对于集成电路18的适当的或者所需的操作是重要的或 者关键的。例如，关键几何形状IC部件24可以包括两个或者多个集 成电路部件，这些集成电路部件彼此相关，使得这些集成电路部件的 一个或者多个电特性(或者其它性能特征)应当彼此匹配(或者应当 彼此具有一些其它特定关系)。由于集成电路部件的特定电特性至少 部分地依赖于集成电路部件的物理几何形状(包括形状和/或尺寸)， 所以集成电路部件的几何形状可能是重要的或者关键的，以便提供为 集成电路18的适当的或者希望的操作所需的电特性。如上所述，对于 集成电路部件，其彼此相关以便这些集成电路部件的一个或者多个电 特性(或者其它性能特征)应当彼此匹配，可能重要或者关键的是， 这些集成电路部件的几何形状彼此匹配到特定或者所需程度的精度。
因此，关键几何形状IC部件24可以包括任何的集成电路部件， 对于其，几何形状对于集成电路18的操作是重要的或者关键的。例如， 集成电路部件24可以包括相关的一对(或者更多的)电阻器，使得它 们应当提供基本同等级别的电阻和/或电感，以便实现集成电路18的 适当的或者所需的操作。作为另一个例子，集成电路部件24可以包括 一对(或者更多的)相关的电容器，使得它们应当提供基本上相等级 别的电容，以便获得集成电路18的适当的或者所需的操作。
作为另一个例子，集成电路部件24可以包括一对(或者更多的) 相关的电感器，使得它们应当提供基本上相等级别的电感，以便获得 集成电路18的适当的或者所需的操作。在图2所示的例子中，集成电 路18的关键几何形状IC部件24包括五对耦合的电阻器，使得每对的 电阻器应当提供基本上相等级别的电阻。用虚线26表示该五对电阻器 中的特定的一对。应当理解的是，这些只不过是例子，以及关键几何形状IC部件24可以包括任何其他类型和/或数量的集成电路部件。
第二区22可以包括一种或者多种类型的非关键几何形状集成电路 (IC )部件28。非关键几何形状IC部件28可以被限定为具有通常不 如关键几何形状IC部件24的几何形状重要或者关鍵的几何形状的集 成电路部件。例如，非关键几何形状IC部件28可以包括不耦合到其 它部件的部件，使得对于集成电路18的适当的或者所需的操作这些部 件的电特性(或者其它性能特征)不需要基本上相同。例如，非关键 几何形状IC部件28可以包括电路部件，例如电阻器、电容器、晶体 管、和/或电感器，相对于集成电路18的适当的或者所需的操作，其 几何形状不如关键几何形状IC部件24的几何形状关键。而且，非关 键几何形状IC部件28可以包括集成电路的其它部件，例如金属线、 通孔和/或其它连接结构。
如下面更详细讨论的，可以使用第一光掩模30在管芯12的第一 区20中形成关键几何形状集成电路部件24 (例如下面参考图3A-3B 所讨论的)，同时可以使用第二光掩模32在管芯12的第二区22中形 成非关键几何形状IC部件28 (例如在下面参考图4A-4B所讨论的)。 如下面所讨论的，在特定实施例中，第一光掩模30可以包括这样的图 案，该图案包括特定几何形状的单个范例，并可用于通过执行一个或 者多个光刻成像工艺的多次重复，在第一区20中产生相应的关键几何 形状集成电路部件24的多个范例。第二光掩模32可以包括这样的图 案，该图案包括一种或者多种几何形状的多个范例，并可以用于在单 个光刻成像工艺中产生相应的非关键几何形状IC部件28的多个范 例。
图3A示出了根据本发明的一个实施例的实例第一光掩模30的顶 视图，可以使用该第 一光掩模3 0形成具有基本上相同的几何形状的关 键几何形状集成电路部件24的多个范例。如下所述，通过用相对于管 芯12在不同位置处被对准以便第一光掩模30中的特定几何形状可以 在管芯12的多个位置处印制到管芯12上的第一光掩模30，多次重复 一个或者多个光刻成像工艺，可以形成具有基本上相同的几何形状的 关键几何形状集成电路部件24的这些多个范例。
如图3A所示，在一些实施例中，第一光掩模30可以包括被构图 的层34,该被构图的层30可以包括和特定类型的集成电路部件，例如电阻器或者电容器的单个范例ia^t应的特定图案几何形状36的单个范
例。在其它实施例中，被构图的层34可以包括特定图案几何形状36 的一个以上的范例。在其它实施例中，被构图的层34可以包括与一种 或者多种类型的集成电路部件的一个或者多个范例相对应的多个图案 几何形状36中的每个的一个或者多个范例。例如，在一个实施例中， 被构图的层34可以包括和电阻器对应的图案几何形状36的单个范例 以及和电容器对应的图案几何形状36的单个范例。
如下面参考图3B所讨论的，可以包括图案几何形状36的被构图 的层34可以由任何适当的不透明金属材料或者部分透射的材料形成。 可以在和管芯12的笫一区20相对应的第一区40中的透明衬底38上 形成被构图的层34。
图3B示出了根据特定实施例包括第一光掩模30的光掩模组件50 的截面图。光掩模组件50可以包括安装在第一光掩模30上的薄膜组 件52。衬底38、被构图的层34、零度相移窗口 (PSW) 、 90度PSW和 180度PSW可以形成第一光掩模30，其另外还被称作掩模或者掩模版 (reticle)，其可以具有多种尺寸和形状，包括但不局限于圆形、矩 形或者正方形。例如，图3A所示的实例第一光掩模30具有矩形形状， 第一光掩模30还可以是多种光掩模类型的任何一种，包括但不局限于 一次母板(master)、五英寸掩模版、六英寸掩模版、九英寸掩模版 或者任何其它适当尺寸的掩模版，其可以用于将电路图案的图像投影 到半导体晶片上。第 一光掩模3 0还可以是二进制掩模、相移掩模(PSM ) (例如，交替孔相移掩模，还被称为Levenson型掩模)、光学邻近校 正(OPC)掩模，或者适用于光刻系统的任何其它类型的掩模。
第一光掩模30可以包括形成在衬底38的顶表面56上的被构图的 层34，其在暴露于光刻系统中的电磁能量时将图案投影到半导体晶片 IO的表面上。如上所述，被构图的层34可以包括图案几何形状36， 其可以和管芯12的第一区20中的特定关键几何形状集成电路部件24 的多个范例中的每一个对应，并可以用于形成管芯12的第一区20中 的特定关键几何形状集成电路部件24的多个范例中的每一个。在一些 实施例中，衬底38可以是透明材料，例如石英、合成石英、熔融硅石、 氟化镁(MgFO 、氟化钙(CaFO 、或者任何其它的适当材料，其透射 至少75%的入射光，其具有在大约10纳米(nm)和大约450nm之间的波长。在其它的实施例中，衬底38可以是反射性的材料，例如硅或 者任何其他的适当材料，其反射大于大约50%的入射光，其具有在大 约10認和45 0nm之间的波长。
在一些实施例中，被构图的层34可以是金属材料，例如铬、氮化 铬、金属的氧碳氮化物(例如MOCN，其中M选自于由铬、钴、铁、锌、 钼、铌、钽、钬、鵠、铝、镁和硅构成的组中)或者任何其它适当的 材料，其吸收具有在紫外线(UV)范围、深紫外线(DUV)范围、真空 紫外线(VUV)范围和超紫外线范围(EUV)中的波长的电磁能量。在 其它实施例中，被构图的层34可以是部分透射的材料，例如硅化钼 (MoSi)，其在UV、 DUV、 VUV和EUV范围中具有大约1%到大约30 %的透射率。
框架60和薄膜62可以形成薄膜组件52。在一些实施例中，框架 60可以由阳极化的铝形成，尽管它可以替换地由不锈钢、塑料或者其 它适当的材料形成，所述其它适当的材料在暴露于光刻系统内的电磁 能量时不退化或者除气。在一些实施例中，薄膜62可以是由下述材料 形成的薄膜片例如硝化纤维、含氟聚合物、醋酸纤维、诸如由E. I. du Pont de Nemours and Company制造的TEFLON AF或者由Asahi Glass制造的CYT0P⑤的非晶体，或者可以是其它适当的膜，其对于UV、 DUV、 EUV和/或VUV范围中的波长是透明的。可以通过常规技术，例 如旋转铸造来制备薄膜62。
通过保证污染物保持远离第一光掩模30限定的距离，薄膜62可 以保护第一光掩模30不受例如灰尘颗粒之类的污染物的影响。在光刻 系统中这可能尤其重要。在光刻工艺期间，光掩模组件50可以暴露于 由光刻系统内的辐射能量源产生的电磁能量。该电磁能量可以包括多 种波长的光，例如大约在汞弧灯的I线和G线之间的波长，或者DUV、 VUV或EUV光。在操作中，薄膜62可以设计成允许大百分比的电磁能 量穿过它。集中在薄膜62上的污染物在被处理的晶片的表面处有可能 散焦，因此，晶片上暴露的图像可能是清楚的。根据本发明的教导的 薄膜62可以和所有类型的电磁能量一起被令人满意地使用，并且不局 限于在该申请中描述的光波。
第一光掩模30可以使用标准光刻工艺由光掩模坯件(blank)形 成。在光刻工艺中，包括用于被构图的层34的数据的掩模图案文件可以由掩模布局文件产生。在一个实施例中，掩模布局文件可以包括表 示用于集成电路的晶体管(和/或多种其它集成电路部件)和电连接 的多边形。当其制作在半导体晶片上时，掩模布局文件中的多边形还 可以表示集成电路的不同层。例如，可以在具有扩散层和多晶硅层的 半导体晶片上形成晶体管。因此，掩模布局文件可以包括绘制在扩散 层上的一个或者多个多边形和绘制在多晶硅层上的一个或者多个多边 形。可以将对于每一层的多边形转换成表示集成电路的一层的掩模图 案文件。可以使用每个掩模图案文件为特定层产生光掩模。在一些实 施例中，掩模图案文件可以包括集成电路的一个以上的层，使得可以 使用光掩模将来自一个以上的层的特征成像到半导体晶片的表面上。
使用激光器、电子束、x射线光刻系统或者其它适当的装置或者系 统，可以将所需的图案成像到光掩模坯件的抗蚀剂层中。在一个实施
例中，激光器光刻系统可以使用氩离子激光器，其发射具有大约364 纳米(mn)的波长的光。在替换实施例中，激光器光刻系统可以使用 发射波长为从大约150nm到大约300nm的光的激光器。可以通过下述 来制作第一光掩模30:显影和刻蚀抗蚀剂层的暴露区域以产生图案、 刻蚀没有被抗蚀剂覆盖的被构图的层34的部分、并去除没有显影的抗 蚀剂以在衬底38上产生被构图的层34。
应当理解的是，在一些实施例中，被构图的层34可以包括一个以 上的图案几何形状36。例如，被构图的层34可以包括对应于电阻器的 第一图案几何形状36和对应于电容器的第二图案几何形状36。然后通 过在管芯12上的不同位置处对准第一和第二图案几何形状36，可以在 管芯12上形成电阻器和电容器的多个范例。另外，可以使用类似于第 一光掩模30的多个光掩模在管芯12上形成不同关键几何形状集成电 路部件。例如，可以使用具有对应于第一尺寸的电阻器的图案几何形 状36的一个光掩模在管芯12上形成第一尺寸的电阻器的多个范例或 者复制品，以及可以使用具有对应于第二尺寸的电阻器的图案几何形 状36的另一个光掩模在同样的管芯12上形成第二尺寸的电阻器的多 个范例或者复制品。
图4A示出了根据本发明的一个实施例的实例第二光掩模32的顶 视图，可以使用该第二光掩模32在管芯12的第二区22中形成一个或 者多个非关键几何形状IC部件28。如下所述，在一些实施例中，通过使用第二光掩模32执行单一的光刻成像工艺，可以形成这种一个或者 多个非关键几何形状IC部件28。
如图4A所示，第二光掩模32可以包括被构图的层74，其包括对 应于形成在管芯12的第二区22中的一个或者多个非关键几何形状IC 部件28的一个或者多个图案几何形状76，例如多种电阻器、电容器、 金属线、通孔和/或互连。如下面参考图4B所讨论的，包括图案几何 形状76的被构图的层74可以由任何适当的不透明金属材料或者部分 透射的材料形成。被构图的层74可以形成在和管芯12的第二区22对 应的第二区80中的透明衬底78上。在一些实施例中，第二区80可以 部分地或者完全地排除笫一区40。
图4B示出了根据一个实施例包括第二光掩模32的光掩模组件84 的截面图。光掩模组件84可以包括安装在第二光掩模32上的薄膜组 件86。衬底78、被构图的层74、零度相移窗口 (PSW) 、 90度PSW和 180度PSW可以形成第二光掩模32，另外被称作掩模或者掩模版，其 可以具有多种尺寸和形状，包括但不局限于圓形、矩形或者正方形。 例如在图4A中所示的实例第二光掩模32具有矩形形状。第二光掩模 32还可以是多种光掩模类型的任一种，包括但不局限于一次母板、五 英寸掩模版、六英寸掩模版、九英寸掩模版或者任何其它适当尺寸的 掩模版，其可以用于将电路图案的图像投影到例如半导体晶片上。第 二光掩模32还可以是二进制掩模、相移掩模(PSW)(例如，交替孔 相移掩模，还被称为Levenson型掩模)、光学邻近校正(OPC )掩模， 或者适用于光刻系统的任何其它类型的掩模。
第二光掩模32可以包括形成在衬底78的顶表面88上的被构图的 层74，其当暴露于光刻系统中的电磁能量时将图案投影到半导体晶片 10的表面上。如上所述，被构图的层74可以包括一个或者多个图案几 何形状76，其可以和管芯12的第二区22中的一个或者多个非关键几 何形状IC部件28对应，并可以用于形成管芯12的第二区22中的一 个或者多个非关键几何形状IC部件28。在一些实施例中，衬底78可 以是透明材料，例如石英、合成石英、熔融硅石、氟化镁(MgFO 、氟 化钙(CaFO或者任何其它的适当材料，其透射至少75%的入射光， 其具有在大约10纳米(nm)和大约450nm之间的波长。在其它的实施 例中，衬底78可以是反射性的材料，例如硅或者任何其他的适当材料，其反射大于大约50%的入射光，其具有在大约10nm和450nm之间的波长。
在一些实施例中，被构图的层74可以是金属材料，例如铬、氮化 铬、金属的氧碳氮化物(例如MOCN，其中M选自于由铬、钴、铁、锌、 钼、铌、钽、钛、鴒、铝、镁和硅构成的组)，或者任何其它适当的 材料，其吸收具有在紫外线(UV)范围、深紫外线(DUV)范围、真空 紫外线(VUV)范围和超紫外线范围(EUV)中的波长的电磁能量。在 其它实施例中，被构图的层74可以是部分透射的材料，例如硅化钼 (MoSi)，其在UV、 DUV、 VUV和EUV范围中具有大约1%到大约30 %的透射率。
框架90和薄膜92可以形成薄膜组件86。框架90可以由阳极化的 铝形成，尽管它可以替换地由不锈钢、塑料或者其它适当的材料形成， 其当暴露于光刻系统内的电磁能量时不退化或者除气。在一些实施例 中，薄膜92可以是由下述材料形成的薄膜片例如硝化纤维、醋酸纤 维、非晶含氟聚合物，诸如由E. I. du Pont de Nemours and Company 制造的TEFLON AF或者由Asahi Glass制造的CYTOP ,或者可以是 其它适当的膜，其对于在UV、 DUV、 EUV和/或VUV范围中的波长是透 明的。可以通过常规技术，例如旋转铸造来制备薄膜92。
通过保证污染物保持远离第二光掩模32限定的距离，薄膜92可 以保护第二光掩模32不受例如灰尘颗粒之类的污染物的影响。在光刻 系统中这可能尤其重要。在光刻工艺期间，光掩模组件84可以暴露于 由光刻系统内的辐射能量源产生的电磁能量。该电磁能量可以包括多 种波长的光，例如大约在汞弧灯的I线和G线之间的波长，或者DUV、 VUV或EUV光。在操作中，薄膜92可以设计成允许大百分比的电磁能 量穿过它。集中在薄膜92上的污染物在被处理的晶片的表面处有可能 散焦，因此，晶片上暴露的图像可能是清楚的。根据本发明的教导形 成的薄膜92可以和所有类型的电磁能量一起被令人满意地使用，并且 不局限于在该申请中描述的光波。
第二光掩模32可以使用标准光刻工艺由光掩模坯件形成。例如， 包括用于被构图的层74的数据的掩模图案文件可以由掩模布局文件产 生，其可以包括表示用于集成电路的晶体管(和/或多种其它集成电 路部件)和电连接的多边形。当其制作在半导体晶片上时，掩模布局文件中的多边形还可以表示集成电路的不同层。例如，可以在具有扩 散层和多晶硅层的半导体晶片上形成晶体管。因此，掩模布局文件可 以包括绘制在扩散层上的一个或者多个多边形和绘制在多晶硅层上的 一个或者多个多边形。可以将用于每一层的多边形转换成表示集成电 路的一层的掩模图案文件。可以使用每个掩模图案文件为特定层产生 光掩模。在一些实施例中，掩模图案文件可以包括集成电路的一个以 上的层，使得可以使用光掩模将来自一个以上的层的特征成像到半导 体晶片的表面上。
使用激光器、电子束、x射线光刻系统或者其它适当的装置或者系 统，例如上面所讨论的，可以将所需的图案成像到光掩模坯件的抗蚀
剂层中。可以通过下述来制作第二光掩模32:显影和刻蚀抗蚀剂层的 暴露区域以产生图案、刻蚀没有被抗蚀剂覆盖的被构图的层74的部 分、并去除没有显影的抗蚀剂以在衬底78上产生被构图的层74。
图5示出了根据本发明的一个实施例，分别使用第一和第二光掩 模30和32，在笫一和第二区20和22中形成关键几何形状IC部件24 和非关键几何形状IC部件28的方法的流程图。
在步骤IOO，可以制备半导体晶片10，使得可以在管芯12的第一 和第二区20和22中分别形成关键几何形状IC部件24和非关键几何 形状IC部件28。这可以包括本领域已知的任何一个或者多个适当的集 成电路制造工艺或技术。
在步骤102，可以在管芯12上对准第一光掩模30，使得在笫一区 20中的第一位置上对准第一光掩模30的图案几何形状36，其中将形 成关键几何形状集成电路部件24的第一个范例，在图2中示为部件 24a。在步骤104，可以执行一组一种或者多种光刻工艺以便将图案几 何形状36转移到管芯12上，以形成关键几何形状集成电路部件24的 第一个范例24a。
在步骤106，可以在管芯12上重新对准第一光掩模30，使得现在 在第一区20中的第二位置上对准第一光掩模30的图案几何形状36， 其中将形成关键几何形状集成电路部件24的第二个范例，在图2中示 为部件24b。在步骤108，可以执行一组一种或者多种光刻工艺以便将 图案几何形状36转移到管芯12上，以形成关键几何形状集成电路部 件24的第二个范例24b。在步骤110，可以重复步骤106和108，直到在管芯12的第一区 20中形成关键几何形状集成电路部件24的所有所需范例为止。以这种 方式，可以使用光掩模30上的单个图案几何形状36来形成特定对应 的集成电路部件(例如电阻器或者电容器)的多个范例或者复制品。
在步骤112，可以在管芯12上对准第二光掩模32，使得在管芯12 的第二区22中的位置上对准第二光掩模32的图案几何形状76，其中 将形成一个或者多个非关键几何形状IC部件28。在步骤114，可以执 行一组一种或者多种光刻工艺以便将图案几何形状76转移到管芯12 上，以在管芯12的第二区22中形成一个或者多个所需的非关键几何 形状IC部件28。
应当理解的是，在本发明的替换实施例中，考虑使用具有附加步 骤、更少的步骤、不同的步骤或者不同顺序的步骤的方法，只要这些
成电路部件24。
根据图5的方法，可以使用第一和第二光掩模30和32分别在第 一和第二区20和22中形成关键几何形状IC部件24和非关键几何形 状IC部件28。因为通过将相同图案几何形状36投影到管芯12的不同 位置上(第一区20内)可以形成关键几何形状IC部件24，与形成这 些部件的现有技术相比可以减小各个关键几何形状IC部件24之间的 几何形状差异。尤其是，通过使用这里所讨论的技术，可以减小或者 消除由光掩模的被构图的层的图案几何形状的多个范例之间的几何形 状差异导致的集成电路部件的几何形状差异。结果，可以减少或者消 除校正在具有"不匹配的，，、不准确的或者另外不希望有的几何形状 的晶片上的关键几何形状集成电路部件所需的修复(例如激光烧蚀修 复)的数量，其可以减小循环时间，增加产量和/或降低成本。
尽管相对于其特定的优选实施例已经描述了本发明，但是对本领
域技术人员可以建议多种变化和修改，并且本发明旨在包括落在所附 权利要求的范围内的这些变化和修改。
权利要求
1、一种形成集成电路部件的方法，包括形成第一光掩模，该第一光掩模包括具有对应于第一类型的集成电路部件的第一几何形状的第一掩模部件；执行第一光刻工艺，以将第一光掩模的第一掩模部件的第一几何形状转移到半导体晶片上的第一管芯上的第一位置，以在第一管芯上形成第一类型的集成电路部件的第一集成电路部件；以及执行第二光刻工艺，以将第一光掩模的第一掩模部件的第一几何形状转移到半导体晶片上的第一管芯上的第二位置，以在第一管芯上形成第一类型的集成电路部件的第二集成电路部件。
2、 如权利要求l的方法，还包括 该第一和第二集成电路部件位于集成电路装置中；以及 该第一和笫二集成电路部件是相关的，使得集成电路装置的性能至少基于第一集成电路部件的电特性，其至少基本上相同于第二集成 电路部件的电特性。
3、 如权利要求l的方法，其中 第一类型的集成电路部件包括电阻器； 第一集成电路部件包括笫一电阻器； 第二集成电路部件包括第二电阻器； 该第一和第二电阻器位于集成电路装置中；以及 该第一和第二电阻器是相关的，使得集成电路装置的性能至少基于第一电阻器的电阻，其至少基本上相同于第二电阻器的电阻。
4、 如权利要求l的方法，其中 第一类型的集成电路部件包括电容器； 第一集成电路部件包括第一电容器； 第二集成电路部件包括第二电容器； 该第一和第二电容器位于集成电路装置中；以及 该第一和第二电容器是相关的，使得集成电路装置的性能至少基于第一电容器的电容，其至少基本上相同于第二电阻器的电容。
5、 如权利要求l的方法，还包括执行一个或者多个附加的光刻工 艺，以将第一光掩模的第一部件的第一几何形状转移到半导体晶片的 一个或者多个附加位置的每一个，以形成第一类型的集成电路部件的一个或多个附加集成电路部件。
6、 如权利要求l的方法，其中执行第一光刻工艺包括相对于笫一管芯在第一位置处对准第一光掩模；执行第二光刻工艺包括相对于第一管芯在第二位置处对准第一光掩模。
7、 如权利要求l的方法，还包括使用第二光掩模执行一个或者多 个附加的光刻工艺，以在第一管芯上形成一个或者多个附加集成电路部件。
8、 如权利要求7的方法，其中该一个或者多个附加集成电路部件 包括第二类型的集成电路部件的至少一个集成电路部件。
9、 如权利要求7的方法，其中第一类型的集成电路部件包括具有关键几何形状的集成电路部 件；以及该一个或者多个附加类型的集成电路部件包括第二类型的集成电 路部件，所述第二类型的集成电路部件包括具有非关键几何形状的集 成电路部件。
10、 如权利要求7的方法，还包括第一掩模部件形成在与第一管芯的第一区对应的第一光掩模的第 一区中，在第一管芯上的第一和第二位置设置在第一管芯的第一区中；该一个或者多个附加集成电路部件设置在第一管芯的第二区中；以及第二光掩模包括一个或者多个第二掩模部件，其用于在第一管芯 的第二区中形成该一个或者多个附加集成电路部件。
11、 如权利要求io的方法，其中第一管芯的第一区不同于第一管 芯的第二区。
12、 如权利要求l的方法，还包括形成包括多个第二掩模部件的第二光掩模，该多个第二掩模部件的至少一个具有对应于第二类型的集成电路部件的第二几何形状；以 及使用第二光掩模执行单一的光刻工艺以在第一管芯中形成多个附加集成电路部件。
13、 一种集成电路装置，包括第一类型的集成电路部件的第一集成电路部件，该第一集成电路 部件设置在半导体晶片上的笫一管芯上的第一位置处并至少通过下述 形成形成第一光掩模，该第一光掩模包括具有对应于第一类型的集成 电路部件的第一几何形状的第一掩模部件；并且执行第 一光刻工艺，以将第 一光掩模的第 一掩模部件的第 一几何 形状转移到第一管芯上的第一位置，以形成第一集成电路部件；和第一类型的集成电路部件的第二集成电路部件，该第二集成电路 部件设置在半导体晶片上的第一管芯上的第二位置处并至少通过下述 形成执行第二光刻工艺，以将第 一光掩模的第 一掩模部件的第 一几何 形状转移到第一管芯上的笫二位置，以形成第二集成电路部件。
14、 如权利要求13的集成电路装置，还包括 该第一和第二集成电路部件是相关的，使得集成电路装置的性能至少基于第一集成电路部件的电特性，其至少基本上相同于第二集成 电路部件的电特性。
15、 如权利要求13的集成电路装置，其中 第一类型的集成电路部件包括电阻器； 第一集成电路部件包括第一电阻器； 第二集成电路部件包括第二电阻器；以及该第一和第二电阻器是相关的，使得集成电路装置的性能至少基 于第一电阻器的电阻，其至少基本上相同于第二电阻器的电阻。
16、 如权利要求13的集成电路装置，其中 第一类型的集成电路部件包括电容器； 第一集成电路部件包括第一电容器； 第二集成电路部件包括第二电容器；以及该第一和第二电容器是相关的，使得集成电路装置的性能至少基 于第一电容器的电容，其至少基本上相同于第二电阻器的电容。
17、 如权利要求13的集成电路装置，还包括第一类型的集成电路 部件的一个或多个附加集成电路部件，其设置在半导体晶片上的第一管芯上的一个或多个附加位置处并至少通过下述形成执行一个或多 个附加光刻工艺以将第 一光掩模的第 一部件的第 一 几何形状转移到半 导体晶片的该一个或多个附加位置的每一个。
18、 如权利要求13的集成电路装置，其中执行第一光刻工艺包括相对于第一管芯在第一位置处对准第一光 掩模；以及执行第二光刻工艺包括相对于第一管芯在第二位置处对准第一光 掩模。
19、 如权利要求13的集成电路装置，还包括第二类型的集成电路部件的一个或多个附加集成电路部件，其设 置在半导体晶片上的第一管芯上的一个或多个附加位置处，该一个或多个附加集成电路部件至少通过使用第二光掩模执行一个或多个附加 光刻工艺来形成。
20、 如权利要求19的集成电路装置，其中第一类型的集成电路部件包括具有关键几何形状的集成电路部 件；以及该一个或者多个附加集成电路部件包括第二类型的集成电路部 件，该第二类型的集成电路部件包括具有非关键几何形状的集成电路部件。
21、 如权利要求19的集成电路装置，还包括 第一掩模部件形成在与第一管芯的第一区对应的笫一光掩模的第一区中，在第一管芯上的第一和第二位置设置在第一管芯的第一区中；该一个或者多个附加集成电路部件设置在第一管芯的第二区中；以及第二光掩模包括一个或者多个第二掩模部件，其用于在第一管芯 的第二区中形成该一个或者多个附加集成电路部件。
22、 如权利要求21的集成电路装置，其中第一管芯的第一区不同 于第一管芯的笫二区。
23、 如权利要求13的集成电路装置，还包括多个附加集成电路部 件，其设置在半导体晶片上的第一管芯上的一个或多个附加位置处， 该多个附加集成电路部件包括第二类型的集成电路部件的至少一个并至少通过下述形成形成包括多个第二掩模部件的第二光掩模，该多个第二掩模部件的至少一个具有对应于第二类型的集成电路部件的第二几何形状；以 及使用第二光掩模执行单一的光刻工艺以在第一管芯中形成该多个 附加集成电路部件。
全文摘要
在特定实施例中，提供了一种形成集成电路部件的方法。形成第一光掩模，该第一光掩模包括具有对应于第一类型的集成电路部件的第一几何形状的第一掩模部件。执行第一光刻工艺，以将第一光掩模的第一掩模部件的第一几何形状转移到半导体晶片上的第一管芯上的第一位置，以在第一管芯上形成第一类型的集成电路部件的第一集成电路部件。执行第二光刻工艺，以将第一光掩模的第一掩模部件的第一几何形状转移到半导体晶片上的第一管芯上的第二位置，以在第一管芯上形成第一类型的集成电路部件的第二集成电路部件。
文档编号H01L21/20GK101416279SQ200580023835
公开日2009年4月22日 申请日期2005年7月14日 优先权日2004年7月15日
发明者K·G·格林 申请人:凸版光掩膜公司