专利名称：多芯片堆栈结构的制作方法
技术领域：
本发明是关于一种多芯片堆栈结构，特别是关于一种多个具有单边焊垫芯片的堆栈结构。
背景技术：
由于电子产品小型化以及高速运行需求的增加，需要提高单一半导体封装结构性能与容量以符合电子产品小型化的需求，半导体封装件结构以多芯片封装(Multichip package)为趋势，通过将两个或两个以上的半导体芯片组合在单一封装结构中，减少整体电路体积，并提高电性功能。即多芯片封装结构可将两个或两个以上芯片组合在单一封装结构中，使系统运行速度受到的限制最小。另外，多芯片封装结构可减少芯片间连接线路的长度，从而降低信号延迟以及存取时间。
常见的多芯片封装结构采用并排式(side-by-side)多芯片封装结构，将两个以上的芯片并排安装在同一基片的主要安装面。但是该并排式多芯片封装结构的缺点是封装体积较大，因为该同一基片面积会随着芯片数目的增加而加大。
为解决上述现有问题，近年来常使用堆栈方法安装增加的芯片，堆栈方式按照芯片的设计及引线结合制程各有不同。如存储卡结构是一种整合多个芯片的高容量闪存电路模块，闪存芯片(flash memory chip)将其表面的焊垫集中设计在一边，因此，在芯片堆栈时采用阶梯方式进行堆栈，使这些堆栈芯片外露出设在其一边的焊垫，便于后续进行引线结合作业。
图1是美国专利第6,900,528号揭示的一种多芯片堆栈结构，它在芯片承载件10上堆栈多个芯片，以便将第一芯片11安装在芯片承载件10上，第二芯片12以一偏移距离且不妨碍第一芯片11焊垫110的引线结合作业为原则，堆栈在该第一芯片11上，第三芯片13以一偏移距离且不妨碍第二芯片12焊垫120的引线结合作业为原则，堆栈在该第二芯片12上，以便形成阶梯芯片堆栈结构；接着再进行引线结合作业，利用多个焊线14使该第一、第二及第三芯片11、12、13电性连接到该芯片承载件。
上述阶梯芯片堆栈结构虽然比并排芯片方式节省空间，并可以先堆栈芯片，再进行引线结合作业，并通过封装模压制程形成包覆该堆栈芯片及焊线的封装胶体，加速制程作业；其中，为减少封装模压制程的模流对该焊线冲击造成线弧倾倒(sweep)或断裂(broken)，该封装模压制程的注模口(mold gate)G位置势必与焊线布设方向平行，其可能的实施形态如图2A或图2B所示，使其焊线端远离注模口G(如图2A所示)，或使其焊线端朝向注模口G(如图2B所示)。
但是，如图2A所示，当焊线端远离注模口G时，在封装模压制程中，从该注模口G注入封装树脂形成包覆该阶梯芯片堆栈结构的封装胶体时，因封装树脂模流会直接冲击该阶梯芯片堆栈结构中上层芯片的悬空部分，因此，容易造成上层芯片发生剥离问题(如虚线所示)。
相对地，如图2B所示，当焊线端朝向注模口G时，在封装模压制程中，从该注模口G注入封装树脂形成包覆该阶梯芯片堆栈结构的封装胶体时，因受模流回流影响，容易在该阶梯芯片堆栈结构的悬空部分形成气洞v，甚至导致在后续热处理以及可靠性测试时产生爆米花(popcorn)效应，造成封装产品不良问题的产生。
另外，图3是美国专利第6,040,622号揭示的半导体装置平面示意图，为提高上述存储卡等电子产品的电性功能，势必在封装结构中增设如电容、电阻或电感元件等被动元件35，但这些被动元件35一般布设在芯片31两边，这样将造成封装结构平面尺寸增加。
因此，如何提供一种可避免多芯片堆栈结构在封装模压制程中产生气洞或上层芯片受模流冲击造成剥离等问题，同时可有效提供被动元件布设区域，已成为目前亟待解决的问题。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种多芯片堆栈结构，避免在封装模压制程中堆栈芯片受模流冲击造成剥离的问题。
本发明的再一目的在于提供一种多芯片堆栈结构，避免在封装模压制程中产生气洞问题。
本发明的又一目的在于提供一种多芯片堆栈结构，可充分提供被动元件的布设区域。
为实现上述及其它目的，本发明提供一种多芯片堆栈结构，该多芯片堆栈结构包括一芯片承载件；多个半导体芯片，以阶梯方式依次堆栈在该芯片承载件上；以及至少一被动元件，接置在该芯片承载件上对应于该阶梯堆栈半导体芯片中外悬出半导体芯片的下方。在该半导体芯片堆栈结构中，上、下层半导体芯片的焊垫位于同一侧，且上层半导体芯片偏移下层半导体芯片预定距离，避免遮蔽下层半导体芯片焊垫直向上区域，供这些半导体芯片通过焊线电性连接到该芯片承载件。
本发明的多芯片堆栈结构主要在阶梯芯片堆栈结构中的芯片承载件上对应于外悬出芯片的一侧预先设置被动元件，在封装模压制程中，对应该阶梯芯片堆栈结构焊线端平行朝向注模口时，可利用该被动元件作为填充件避免气洞产生；相对地，当焊线端对应平行远离注模口时，可利用该被动元件作为阻挡件避免模流直接冲击芯片，造成芯片剥离问题；同时由于该被动元件接置在该芯片承载件上对应于堆栈芯片外悬部分的下方，可以充分提供被动元件布设区域，避免现有被动元件布设在芯片两侧造成使用面积增加，从而减少封装结构的平面尺寸。
图1是美国专利第6,900,528号揭示的多芯片堆栈结构的剖面示意图；图2A是现有多芯片堆栈结构在封装模压制程时发生上层芯片剥离问题的剖面示意图；图2B是现有多芯片堆栈结构在封装模压制程时发生气洞问题的剖面示意图；图3是美国专利第6,040,622号揭示的半导体装置平面示意图；图4A及图4B是本发明的多芯片堆栈结构实施例1的剖面及平面示意图；以及图5是本发明的多芯片堆栈结构实施例2的剖面示意图；具体实施方式
实施例1图4A及图4B是本发明的多芯片堆栈结构的剖面及平面示意图。如图所示，该多芯片堆栈结构包括一芯片承载件40；多个半导体芯片41，以阶梯方式依次堆栈在该芯片承载件40上；以及至少一被动元件45，接置在该芯片承载件40上对应于该阶梯堆栈半导体芯片中外悬出半导体芯片的下方。
该芯片承载件40是一基片结构。该进行堆栈的多个半导体芯片41是闪存芯片，其平面尺寸基本相同，并在单边设有多个焊垫410，供上层半导体芯片41具有焊垫410的一侧偏离下层半导体芯片41一预先设定距离，并使上层半导体芯片41不会挡到下层半导体芯片41的焊垫410直向上区域，依次进行堆栈各该半导体芯片41，形成具有单边芯片外悬的阶梯芯片堆栈结构，且外露出各该半导体芯片41的焊垫410，从而供这些半导体芯片41通过多条焊线44电性连接到该芯片承载件40。
在本实施例中，该焊线44的布设方向与封装该多芯片堆栈结构时注入封装树脂的注模口G呈平行状态，且该焊线端对应设在远离该注模口G的一侧，即该阶梯堆栈芯片的外悬芯片部分对应朝向该注模口G的一侧。
该被动元件45是电容、电阻或电感元件等，供接置在该芯片承载件40上对应于该阶梯堆栈半导体芯片41中外悬出芯片的下方。
这样，不仅可通过该被动元件45提高整体结构电性功能，同时可利用该被动元件45作为阻挡件，避免封装树脂模流直接冲击该阶梯芯片堆栈结构，造成芯片剥离问题。
实施例2图5是本发明的多芯片堆栈结构实施例2的剖面示意图。本实施例的多芯片堆栈结构与上述实施例大致相同，主要差异在于该焊线端对应设在朝向该注模口G的一侧，即该阶梯堆栈芯片的外悬芯片部分对应远离该注模口G的一侧，这样，该接置在芯片承载件40上，且对应于该阶梯堆栈半导体芯片中外悬出芯片下方的被动元件45可作为填充件，避免封装模压制程中气洞的产生。
因此，本发明的多芯片堆栈结构主要是在阶梯芯片堆栈结构的芯片承载件上对应于外悬出芯片的一侧预先设置至少一被动元件，在封装模压制程中，对应该阶梯芯片堆栈结构的焊线端平行朝向注模口时，可利用该被动元件作为填充件避免气洞的产生；相对地，当焊线端是对应平行远离注模口时，可利用该被动元件作为阻挡件避免模流直接冲击芯片，造成芯片剥离问题；同时由于该被动元件接置在该芯片承载件上对应于堆栈芯片外悬部分的下方，可以充分提供被动元件布设区域，避免现有被动元件布设在芯片两侧造成使用面积增加，从而缩减封装结构的平面尺寸。
权利要求
1.一种多芯片堆栈结构，其特征在于，该多芯片堆栈结构包括一芯片承载件；多个半导体芯片，以阶梯方式依次堆栈在该芯片承载件上；以及至少一被动元件，接置在该芯片承载件上对应于该阶梯堆栈半导体芯片中外悬出半导体芯片的下方。
2.如权利要求1所述的多芯片堆栈结构，其特征在于，该芯片承载件是一基片结构。
3.如权利要求1所述的多芯片堆栈结构，其特征在于，该半导体芯片是闪存芯片。
4.如权利要求1所述的多芯片堆栈结构，其特征在于，该半导体芯片单边设有多个焊垫，在依次堆栈该半导体芯片时，可外露出各该半导体芯片的焊垫，形成具有单边芯片外悬的阶梯芯片堆栈结构。
5.如权利要求4所述的多芯片堆栈结构，其特征在于，在该半导体芯片堆栈结构中，上、下层半导体芯片的焊垫位于同一侧，且上层半导体芯片偏移下层半导体芯片一预定距离，避免遮蔽下层半导体芯片焊垫直向上区域，供这些半导体芯片通过焊线电性连接到该芯片承载件。
6.如权利要求1所述的多芯片堆栈结构，其特征在于，该半导体芯片通过多条焊线电性连接到该芯片承载件。
7.如权利要求6所述的多芯片堆栈结构，其特征在于，该焊线布设方向与封装该多芯片堆栈结构时注入封装树脂的注模口呈平行状态。
8.如权利要求7所述的多芯片堆栈结构，其特征在于，该焊线端对应设在远离该注模口的一侧。
9.如权利要求7所述的多芯片堆栈结构，其特征在于，该阶梯堆栈芯片的外悬芯片部分对应朝向该注模口的一侧。
10.如权利要求7所述的多芯片堆栈结构，其特征在于，该焊线端对应设在朝向该注模口的一侧。
11.如权利要求7所述的多芯片堆栈结构，其特征在于，该阶梯堆栈芯片的外悬芯片部分对应远离该注模口的一侧。
全文摘要
本发明公开一种多芯片堆栈结构，该多芯片堆栈结构包括一芯片承载件，多个以阶梯方式依次堆栈在该芯片承载件上的半导体芯片以及至少一被动元件，接置在该芯片承载件上对应于该阶梯堆栈半导体芯片中外悬出半导体芯片的下方。本发明的多芯片堆栈结构在阶梯芯片堆栈结构中的芯片承载件上对应于外悬出芯片的一侧预先设置被动元件，在封装模压制程中，对应该阶梯芯片堆栈结构焊线端平行朝向注模口时，可利用该被动元件作为填充件避免气洞产生；当焊线端对应平行远离注模口时，可利用该被动元件作为阻挡件避免模流直接冲击芯片，造成芯片剥离问题；同时将被动元件接置在该芯片承载件上对应于堆栈芯片外悬部分的下方，可提供被动元件布设区域。
文档编号H01L25/16GK101017811SQ20061000743
公开日2007年8月15日 申请日期2006年2月10日 优先权日2006年2月10日
发明者刘坤祯, 陈建志, 王忠宝 申请人:矽品精密工业股份有限公司